• 제목/요약/키워드: device degradation

검색결과 474건 처리시간 0.029초

방열 특성에 따른 집광형 태양전지의 광전변환효율 변화에 관한 실험적 연구 (An Experimental Study on the Heat Transfer Characteristics of the Conversion Efficiency in the Concentrated Photovoltaic Cells)

  • 김강호;정상현;김영조;김창주;전동환;신현범;이재진;강호관
    • Current Photovoltaic Research
    • /
    • 제2권4호
    • /
    • pp.168-172
    • /
    • 2014
  • Under concentrated illuminations, the solar cells show higher efficiencies mainly due to an increase of the open circuit voltage. In this study, InGaP/InGaAs/Ge triple-junction solar cells have been grown by a low pressure metalorganic chemical vapor deposition. Photovoltaic characteristics of the fabricated solar cells are investigated with a class A solar simulator under concentrated illuminations from 1 to 100 suns. Ideally, the open circuit voltage should increase with the current level when maintained at the same temperature. However, the fabricated solar cells show degraded open circuit voltages under high concentrations around 100 suns. This means that the heat sink design is not optimized to keep the cell temperature at $25^{\circ}C$. To demonstrate the thermal degradation, changes of the device performance are investigated with different bonding conditions and heat sink materials.

비대칭 이중게이트 MOSFET에서 상단과 하단 산화막 두께비가 문턱전압이하 스윙에 미치는 영향 (Influence of Ratio of Top and Bottom Oxide Thickness on Subthreshold Swing for Asymmetric Double Gate MOSFET)

  • 정학기
    • 한국정보통신학회논문지
    • /
    • 제20권3호
    • /
    • pp.571-576
    • /
    • 2016
  • 비대칭 이중게이트 MOSFET는 다른 상하단 게이트 산화막 두께를 갖는다. 상하단 게이트 산화막 두께 비에 대한 문턱전압이하 스윙 및 전도중심의 변화에 대하여 분석하고자한다. 문턱전압이하 스윙은 전도중심에 따라 변화하며 전도중심은 상하단의 산화막 두께에 따라 변화한다. 비대칭 이중게이트 MOSFET는 문턱전압이하 스윙의 저하 등 단채널효과를 감소시키기에 유용한 소자로 알려져 있다. 포아송방정식의 해석학적 해를 이용하여 문턱전압이하 스윙을 유도하였으며 상하단의 산화막 두께 비가 전도중심 및 문턱전압이하 스윙에 미치는 영향을 분석하였다. 문턱전압이하 스윙 및 전도중심은 상하단 게이트 산화막 두께 비에 따라 큰 변화를 나타냈다. 특히 하단 게이트 전압은 문턱전압이하 스윙에 큰 영향을 미치며 하단게이트 전압이 0.7V 일 때 $0<t_{ox2}/t_{ox1}<5$의 범위에서 문턱전압이하 스윙이 약 200 mV/dec 정도 변화하는 것을 알 수 있었다.

로드 가능한 모듈 정책을 사용하는 SELinux의 성능 향상을 위한 정책 재구성 방법 (Policy Reorganization Method for Performance Improvements in SELinux using Loadable Module Policy)

  • 고재용;이상길;조경연;이철훈
    • 한국콘텐츠학회논문지
    • /
    • 제18권3호
    • /
    • pp.309-319
    • /
    • 2018
  • SELinux는 리눅스를 사용하는 다양한 시스템에서 시스템 레벨의 보안을 위해 사용되고 있으며, 현재 IoT와 같은 기기 보안에도 활용되고 있다. 하지만 SELinux 적용에는 실행시간 저하에 대한 이슈가 내재되어 있기에 이를 해결하기 위한 다양한 연구가 진행되어 왔다. 본 논문에서는 SELinux를 활용하는 일반적인 방법인 Loadable module policy 방법이 적용된 환경에서, 정책 재구성을 통해 성능 개선할 수 있음을 보인다. 타입에 우선순위를 부여하는 Priority-TE 정책을 통해 접근질의테이블을 재구성함으로써 성능상 더 빠른 접근 질의가 필요한 타입에 대하여 보다 빠른 수행시간을 제공할 수 있게 된다. SELinux의 정책 적용방법인 Monolithic 환경에서의 정책 구성 방법과의 차이점을 소개하고, 성능분석을 수행한다. 이는 보안 관리자나 개발자가 SELinux를 적용함에 있어 참고 자료로 사용될 수 있다.

MOS 소자의 대체 게이트 산화막으로써 $HfO_{2}/HfSi_{x}O_{y}$ 의 구조 및 전기적 특성 분석 (Structural and electrical characterizations of $HfO_{2}/HfSi_{x}O_{y}$ as alternative gate dielectrics in MOS devices)

  • 강혁수;노용한
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2001년도 하계학술대회 논문집
    • /
    • pp.45-49
    • /
    • 2001
  • We have investigated physical and electrical properties of the Hf $O_2$/HfS $i_{x}$/ $O_{y}$ thin film for alternative gate dielectrics in the metal-oxide-semiconductor device. The oxidation of Hf deposited directly on the Si substrate results in the H $f_{x}$/ $O_{y}$ interfacial layer and the high-k Hf $O_2$film simultaneously. Interestingly, the post-oxidation N2 annealing of the H102/H1Si70y thin films reduces(increases) the thickness of an amorphous HfS $i_{x}$/ $O_{y}$ layer(Hf $O_2$ layer). This phenomenon causes the increase of the effective dielectric constant, while maintaining the excellent interfacial properties. The hysteresis window in C-V curves and the midgap interface state density( $D_{itm}$) of Hf $O_2$/HfS $i_{x}$/ $O_{y}$ thin films less than 10 mV and ~3$\times$10$^{11}$ c $m^{-2}$ -eV without post-metallization annealing, respectively. The leakage current was also low (1$\times$10-s A/c $m^2$ at $V_{g}$ = +2 V). It is believed that these excellent results were obtained due to existence of the amorphous HfS $i_{x}$/ $O_{y}$ buffer layer. We also investigated the charge trapping characteristics using Fowler-Nordheim electron injection: We found that the degradation of Hf $O_2$/HfS $i_{x}$/ $O_{y}$ gate oxides is more severe when electrons were injected from the gate electrode.e electrode.e.e electrode.e.

  • PDF

전도성 고분자를 Buffer층으로 사용한 유기 발광 소자의 제작과 특성 연구 (Characteristics of organic electroluminescent devices using conducting polymer materials with buffer layers)

  • 이호식;박종욱;김태완;강도열
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 1998년도 추계학술대회 논문집
    • /
    • pp.125-128
    • /
    • 1998
  • Electroluminescent(EL) devices based on organic thin films have attracted lots of interests in large-area light-emitting display. One of the problems of such device is a lifetime, where a degradation of the cell is possibly due to an organic layer's thickness, morphology and interface with electrode. In this study, light-emitting organic electroluminescent devices were fabricated using Alq$_3$(8-hydroxyquinolinate aluminum) and TPD(N,N'-diphenyl-N,N'-bis(3-methylphenyl)-[1-1'-biphenyl]-4,4'-diamine).Where Alq$_3$ is an electron-transport and emissive layer, TPD is a hole-transport layer. The cell structure is ITO/TPD/Alq$_3$/Al and the cell is fabricated by vacuum evaporation method. In a measurement of current-voltage characteristics, we obtained a turn-on voltage at about 9 V. And we used other buffer layer of PPy(Polypyrrole) with ITO/PPy/TPD/Alq$_3$/Al structure. We observed a surface morphology by AFM(Atomic Force Microscopy), UV/visible absorption spectrum, and PL(Photoluminescence) spectrum. We obtained the UV/visible absorption peak at 358nm in TPD and at 359nm in Alq$_3$, and at 225nm and the PL peaks at 410nm in TPD and at 510nm in Alq$_3$ and at 350nm. We also studied EL spectrum in the cell structure of ITO/TPD/Alq$_3$/Al and ITO/PPy/TPD/Alq$_3$/Al and we observed the EL spectrum peak at 510nm from our cell

  • PDF

잡음제거 필터를 이용한 BGA 패키지 측정에 관한 연구 (A Study on the BGA Package Measurement using Noise Reduction Filters)

  • 진고환
    • 한국융합학회논문지
    • /
    • 제8권11호
    • /
    • pp.15-20
    • /
    • 2017
  • 최근 IT 산업의 발전으로 다양한 분야에서 컴퓨터 융합 기술에 대한 관심이 높아지고 있다. 특히 반도체 분야에서 생산 공정에 반도체 소자의 결함을 검사하기 위하여 카메라와 컴퓨터를 융합한 비전 시스템을 많이 사용하고 있다. 이러한 영상 관련 시스템들은 데이터를 처리하는 과정에서 열화 현상이 발생하기에 주유한 요인인 잡음을 제거하기 위한 다양한 연구가 이루어지고 있다. 이에 본 논문에서는 BGA 패키지 소자를 대상으로 양산 과정에서 결함을 사전에 인식하여 불량을 검출하기 위하여 영상 데이터의 잡음제거에 많이 사용하고 있는 가우시안 필터, 미디언 필터, 평균 필터를 이용한 측정 시스템을 제안한다. 제안 시스템을 BGA 패키지 생산 공정에 적용하면 신속하게 양품과 불량을 판정할 수 있어 생산성이 향상될 것으로 기대된다.

RF magnetron sputtering법에 의한 BLT 박막의 후열처리 온도에 관한 영향 (The effect of post-annealing temperature on $Bi_{3.25}La_{0.75}Ti_3O_{12}$ thin films deposited by RF magnetron sputtering)

  • 이기세;이규일;박영;강현일;송준태
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2003년도 하계학술대회 논문집 Vol.4 No.2
    • /
    • pp.624-627
    • /
    • 2003
  • The BLT thin-films were one of the promising ferroelectric materials with a good leakage current and degradation behavior on Pt electrode. The BLT target was sintered at $1100^{\circ}C$ for 4 hours at the air ambient. $Bi_{3.25}La_{0.75}Ti_3O_{12}$ (BLT) thin-film deposited on $Pt/Ti/SIO_2/Si$ wafer by rf magnetron sputtering method. At annealed $700^{\circ}C$, (117) and (006) peaks appeared the high intensity. The hysteresis loop of the BLT thin films showed that the remanent polarization ($2Pr=Pr^+-Pr^-$) was $16uC/cm^2$ and leakage current density was $1.8{\times}10^{-9}A/cm^2$ at 50 kV/cm with coersive electric field when BLT thin-films were annealed at $700^{\circ}C$. Also, the thin film showed fatigue property at least up to $10^{10}$ switching bipolar pulse cycles under 7 V. Therefore, we induce access to optimum fabrication condition of memory device application by rf-magnetron sputtering method in this report.

  • PDF

SCA에서 적응형 도메인 프로파일 파서의 구축 방법 (Construction of a Adaptive Domain Profile Parser in the SCA)

  • 배명남;이병복;박애순;이인환;김내수
    • 전자공학회논문지CI
    • /
    • 제46권1호
    • /
    • pp.103-111
    • /
    • 2009
  • SCA에서 코어 프레임워크는 이동단말 플랫폼의 시동, 무선의 초기화 등의 시점에 도메인 프로파일을 파싱하고, 이에 따라 플랫폼을 재구성하는 일종의 미들웨어이다. 도메인 프로파일은 XML로 작성되며, 소프트웨어 컴포넌트와 하드웨어 장치에 대한 고유 특성들을 포함하고 있다. 기본적으로, 코어 프레임워크는 도메인 프로 일을 파싱하기 위해 도메인 프로파일 파서를 포함해야 한다. 본 논문은 도메인 프로파일 파서를 구축하는 방법에 있어서, 이동단말과 같은 제한된 환경에도 적용할 수 있도록 도메인 프로파일 파서를 경량화하고, XML 파서 벤더에 대한 독립성을 강화하는 방법을 제안하고자 한다. 이를 통해, 도메인 프로파일 파서는 도메인 프로파일의 반복적인 파싱으로 인한 DOM 트리 생성에 대한 오버헤드 문제, 특정 XML 파서 벤더에 의한 호환성 저하 문제, 도메인 프로파일 기술 방식에 대한 의존성 문제 등을 해결할 수 있다.

SSD 컨트롤러 최적 설계 기법 (Design Optimization Techniques for the SSD Controller)

  • 이두진;한태희
    • 대한전자공학회논문지SD
    • /
    • 제48권8호
    • /
    • pp.45-52
    • /
    • 2011
  • 플래시 메모리는 빠른 처리 속도, 비휘발성, 저전력, 강한 내구성으로 인해 최근 다방면에서 활용되는 비중이 점점 커지고 있고, 최근 비트 당 가격이 저렴해지면서 NAND 플래시 기반의 SSD (Solid State Disk)가 기존 기계적 메커니즘의 HDD(Hard Disk Drive)를 대체할 새로운 저장 장치로 주목받고 있다. 특히 모바일 기기에 적용되는 싱글 패키지 SSD 제품의 경우 병렬 처리를 통한 성능 향상을 위해 채널 수를 증가시키면 NAND 플래시 컨트롤러의 면적과 입출력 핀 수가 채널 수 증가에 따라 증가하여 폼팩터 (form factor)에 직접적인 영향을 주게 된다. 본 논문에서는 NAND 플래시 채널 수와 인터페이스의 채널당 FIFO 버퍼 사이즈를 최적화하여 SSD 컨트롤러의 성능을 고려한 면적과 입출력 핀 수를 최소화하고 이를 폼팩터에 반영하는 방법을 제안한다. 이중 버퍼를 채용한 10채널 지원 SSD 컨트롤러에 대해서 실험을 통해 동일한 성능을 유지하면서도 버퍼 블록 사이즈를 73%정도 축소시킬 수 있었고, 컨트롤러 전체 칩 면적으로는 채널 수 감소에 따른 채널별 컨트롤 블록과 입출력 핀 수 감소 등으로 인해 대략 40%정도 축소 가능할 것으로 예상된다.

Frequency-dependent C-V Characteristic-based Extraction of Interface Trap Density in Normally-off Gate-recessed AlGaN/GaN Heterojunction Field-effect Transistors

  • Choi, Sungju;Kang, Youngjin;Kim, Jonghwa;Kim, Jungmok;Choi, Sung-Jin;Kim, Dong Myong;Cha, Ho-Young;Kim, Hyungtak;Kim, Dae Hwan
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제15권5호
    • /
    • pp.497-503
    • /
    • 2015
  • It is essential to acquire an accurate and simple technique for extracting the interface trap density ($D_{it}$) in order to characterize the normally-off gate-recessed AlGaN/GaN hetero field-effect transistors (HFETs) because they can undergo interface trap generation induced by the etch damage in each interfacial layer provoking the degradation of device performance as well as serious instability. Here, the frequency-dependent capacitance-voltage (C-V) method (FDCM) is proposed as a simple and fast technique for extracting $D_{it}$ and demonstrated in normally-off gate-recessed AlGaN/GaN HFETs. The FDCM is found to be not only simpler than the conductance method along with the same precision, but also much useful for a simple C-V model for AlGaN/GaN HFETs because it identifies frequency-independent and bias-dependent capacitance components.