• Current Optics and Photonics
• /
• 제8권3호
• /
• pp.259-269
• /
• 2024

Optical imaging systems that operate through atmospheric pathways often suffer from image degradation, mainly caused by the distortion of light waves due to turbulence in the atmosphere. Adaptive optics technology can be used to correct the image distortion caused by atmospheric disturbances. However, there are challenges in conducting experiments with strong atmospheric conditions. An optical phase plate (OPP) is a device that can simulate real atmospheric conditions in a lab setting. We suggest a novel two-step process to fabricate an OPP capable of simulating the effects of atmospheric turbulence. The proposed fabrication method simplifies the process by eliminating additional activities such as phase-screen design and phase simulation. This enables an efficient and economical fabrication of the OPP. We conducted our analysis using the statistical fluctuations of the refractive index and applied modal expansion using Kolmogorov's theory. The experiment aims to fabricate an OPP with parameters D/r₀ ≈ 30 and r₀ ≈ 5 cm. The objective is defined with the strong atmospheric conditions. Finally, we have fabricated an OPP that satisfied the desired objectives. The OPP closely simulate turbulence to real atmospheric conditions.

• Current Optics and Photonics
• /
• 제8권4호
• /
• pp.345-354
• /
• 2024

The bit walk-off effect caused by fiber dispersion and carrier reuse in the base station (BS) are two key problems in radio-over-fiber (ROF) systems. In this paper, a novel frequency-octupling ROF system based on the Mach-Zehnder modulator (MZM) is proposed, which can overcome the bit walk-off effect and realize carrier reuse by inserting pilot signals. Theoretical analysis and simulation verification of the system are carried out. Under the condition of a Q factor greater than 6, the optical fiber transmission distance of the upper and lower links is more than 290 km and 80 km, respectively. The influence of the main device parameters of the system on the Q factor is analyzed when they deviate from their designed values. The system designed in this paper can not only effectively overcome the bit walk-off effect, but also solve the problem of downlink performance degradation and the limitation of tunability caused by conventional carrier reuse in ROF. The system can greatly increase the transmission distance and improve the performance of the system and has an important application prospect in ROF.

• 대한화장품학회지
• /
• 제30권1호
• /
• pp.59-62
• /
• 2004

본 연구는 다양한 종류의 에멀젼에 전단응력을 가하며 그때 일어나는 에멀젼의 상 변이를 전기, 유변학적 특징을 통해 실시간으로 측정해보는 것이다. 전기 전도도의 변화는 자체 제작한 JELL $I^{TM}$ (Joint Electro-rheometer for Liquid-Liquid Inversion) 칩을 이용하였으며, 동시에 유변물성측정장치(rheometer)를 이용하여 유변물성의 변화를 측정하였다. JELL $I^{TM}$ 과 인조 피부를 유변물성측정장치 사이에 장착하고 그 사이에 다양한 종류의 에멀젼을 얇게 발라준 후, 일정한 전단응력을 주며 시간에 따른 저항과 전도값의 변화를 측정하였다. O/W 제형의 경우 시간에 따라 저항값이 커지는 경향을 보였으며 저항값은 내부 상이 많을 수록 더 급격한 변화를 나타냈다. 이때의 점도 변화를 보면, 저항값의 변화가 클수록 점도의 변화도 큼을 볼 수 있었다. 이것은 내부 상의 파괴로 인해 외부의 힘에 저항하는 힘이 약해졌기 때문이라고 예상된다. 이런 결과를 이용하여 전단응력에 의한 에멀젼 상 변이 특성과 정도를 실시간, 정량적 비교할 수 있었다., 정량적 비교할 수 있었다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2018년도 춘계학술대회 논문집
• /
• pp.140-140
• /
• 2018

The 3D interconnect technologies have been appeared, as the density of Integrated Circuit (IC) devices increases. Through Silicon Via (TSV) process is an important technology in the 3D interconnect technologies. And the process is used to form a vertically electrical connection through silicon dies. This TSV process has some advantages that short length of interconnection, high interconnection density, low electrical resistance, and low power consumption. Because of these advantages, TSVs could improve the device performance higher. The fabrication process of TSV has several steps such as TSV etching, insulator deposition, seed layer deposition, metallization, planarization, and assembly. Among them, TSV metallization (i.e. TSV filling) was core process in the fabrication process of TSV because TSV metallization determines the performance and reliability of the TSV interconnect. TSVs were commonly filled with metals by using the simple electrochemical deposition method. However, since the aspect ratio of TSVs was become a higher, it was easy to occur voids and copper filling of TSVs became more difficult. Using some additives like an accelerator, suppressor and leveler for the void-free filling of TSVs, deposition rate of bottom could be fast whereas deposition of side walls could be inhibited. The suppressor was adsorbed surface of via easily because of its higher molecular weight than the accelerator. However, for high aspect ratio TSV fillers, the growth of the top of via can be accelerated because the suppressor is replaced by an accelerator. The substitution of the accelerator and the suppressor caused the side wall growth and defect generation. The suppressor was used as Single additive electrodeposition of TSV to overcome the constraints. At the electrochemical deposition of high aspect ratio of TSVs, the suppressor as single additive could effectively suppress the growth of the top surface and the void-free bottom-up filling became possible. Generally, copper was used to fill TSVs since its low resistivity could reduce the RC delay of the interconnection. However, because of the large Coefficients of Thermal Expansion (CTE) mismatch between silicon and copper, stress was induced to the silicon around the TSVs at the annealing process. The Keep Out Zone (KOZ), the stressed area in the silicon, could affect carrier mobility and could cause degradation of the device performance. Cobalt can be used as an alternative material because the CTE of cobalt was lower than that of copper. Therefore, using cobalt could reduce KOZ and improve device performance. In this study, high-aspect ratio TSVs were filled with cobalt using the electrochemical deposition. And the filling performance was enhanced by using the suppressor as single additive. Electrochemical analysis explains the effect of suppressor in the cobalt filling bath and the effect of filling behavior at condition such as current type was investigated.

• 한국구조물진단유지관리공학회 논문집
• /
• 제23권2호
• /
• pp.84-91
• /
• 2019

최근 들어 우리나라에서도 설치와 유지관리가 용이하며 경제성이 뛰어난 강재이력형 감쇠장치를 적용하여 내진성능을 확보하고자 하는 건물들이 다수 건설되고 있다. 하지만 이러한 강재이력형 감쇠장치가 철근콘크리트 건물에 적용되는 경우 감쇠장치를 설치하기 위한 연결구조물은 전체적인 시스템을 복잡하게 만들어 감쇠장치의 신뢰도를 저하시키는 요소가 되기도 한다. 이에 본 연구에서는 기존연구에서 개발된 카고메 감쇠장치를 대상으로 별도의 연결구조 없이 철근콘크리트 지지구조물에 감쇠장치를 직접 매립할 수 있는 시스템을 제안하고자 하며, 매립길이에 따른 내진거동을 확인하여 동 시스템의 정립을 위한 기초자료를 제공하고자 한다. 실험결과, $1.0l_d$ 매립길이 실험체의 경우 카고메 감쇠장치 매립부분에서 콘 파괴와 유사한 형태의 뽑힘이 발생하였다. 반면, $2.0l_d$ 매립길이를 확보한 실험체는 실험 종료 시까지 뽑힘 및 콘 파괴 없이 안정적인 이력거동을 나타내었고 $1.0l_d$ 매립길이 대비 $2.0l_d$ 매립길이가 약 1.3배의 향상된 에너지소산능력을 나타내었다. 본 연구에서 제안하는 시스템을 적용할 경우, 기존 설치방법 변경에 따른 기타 철물 제작 비용을 줄일 수 있으며, 시공 시에도 부수적인 철물 시공을 줄여 공기를 단축할 수 있다.

• 정보보호학회논문지
• /
• 제22권2호
• /
• pp.201-211
• /
• 2012

본 논문에서는 단일 FPGA를 이용한 SATA 하드디스크용 Full Disk Encryption 연산기를 제안하고, 해당 연산기를 FPGA기반 테스트용 보드에 구현하여 실험한 결과를 제시한다. 제안하는 연산기는 크게 디스크 암호화 표준알고리즘인 IEEE P1619 (XTS-AES) 연산블록과, SATA Host (PC)와 Device (HDD)간의 정합 기능을 담당하는 SATA 인터페이스 블록으로 구성된다. 고속 암복호 연산기능을 담당하는 XTS-AES 암호 연산블록은 암복호 기능추가로 인한 속도저하를 최소화하기 위해 매 4 클록 사이클마다 1 블록 암호화를 처리하도록 4단 파이프라이닝구조로 설계하여 최대 4.8Gbps의 암복호 성능을 가진다. 또한 전체 연산기를 Xilinx사의 ML507 FPGA 개발보드에 구현하여, Windows XP 32비트 환경에서 SATA II 하드디스크(7200rpm)에 대해 암호화 장치없이 직접 연결했을 때와 동등한 속도인 최대 140MB/sec 읽기/쓰기 성능을 나타내었다. 따라서, 제안하는 연산기는 단일 FPGA를 이용하여 속도저하 없는 Full Disk Encryption 기능 구현이 가능함을 확인하였다.

• 대한토목학회논문집
• /
• 제42권6호
• /
• pp.815-824
• /
• 2022

발전소의 주요시설 중 발전 시스템 냉각용으로 사용되는 순환수는 순환수 취수부(Circulation Water Intake Basin)를 통해 공급된다. 순환수 취수부 중 흡입수조(Pump Sump)에서 발생하는 다양한 형태의 와류는 순환수펌프(Circulation Water Pump) 및 관로에 악영향을 미친다. 특히, 공기의 흡입을 동반한 자유표면 와류는 진동, 소음, 공동현상 등을 발생시켜 순환수펌프의 성능 저하, 관로의 손상을 일으키며 발전이 중단되는 주요 원인이 된다. 따라서 수리모형 실험을 통해 순환수 취수부에 대한 수리특성을 반드시 확인하고, 와류 발생 시 와류를 제어할 수 있는 적절한 와류제어장치(Anti Vortex Device)를 적용하여 원활한 발전소 운영이 가능하도록 해야 한다. 자유표면 와류 저감을 위해 와류제어장치 중커튼월(Curtain Wall)을 사용하는 것이 일반적이며, 자세한 내용은 American National Standard for Pump Intake Design에서 기술하고 있다. 본 연구에서는 리비아 Tripoli West 4×350 MW 발전소의 순환수 취수부를 대상으로 하였으며, 실제 운영조건을 적용하고, 수리모형 실험을 통해 순환수 취수부 중 흡입수조에서 발생하는 와류제어장치의 와류저감 효과를 분석하였다. 또한, 수중와류 제어를 위해 플로어 스플리터(floor splitter)는 기본적으로 적용하였고, 자유표면에서 발생하는 와류제어를 위해 새로운 형태인 컬럼 커튼월(Column Curtain Wall)을 추가적으로 적용하여 효과를 확인하였다. 본 연구에서는 일반적으로 적용되었던 커튼월에 새로 개발한 컬럼 커튼월을 추가적으로 적용하여 수리특성을 분석한 결과, 균일한 흐름이 형성되면서 와류가 제어되는 것을 확인하였다. 또한, 순환수펌프 관로 내에서 발생하는 와류각도는 ANSI/HI 9.8의 설계기준인 5° 이하로 나타나 흐름의 안정성을 확인하였다.

• 콘크리트학회논문집
• /
• 제22권3호
• /
• pp.399-407
• /
• 2010

이 연구에서는 동결융해 사이클을 경험한 2가지 종류의 휨부재의 거동특성을 평가하였다. 이 연구의 목적은 동결융해에 따른 철근콘크리트 보의 거동특성을 검토하는 것이다. 이를 위해 일부 실험체는 동결융해를 경험하기 전, 인장철근이 항복되기까지 손상을 입도록 계획되었다. 또한 반복하중 재하시 강성저하 특성을 평가하기 위하여 단조 및 반복재하 실험을 실시하였다. 재료 실험 결과, 동결융해 300사이클을 경험한 콘크리트의 상대동탄성계수는 86.8%까지 감소되었으나 내동해저항성은 충분히 가지고 있는 것으로 평가되었다. 단조재하 실험 결과, 동결융해 사이클에 따른 휨 강도, 연성 및 강성은 상대적으로 감소하는 것으로 나타났다. 특히, 인위적 균열손상을 경험한 BDF13 시리즈는 현행 콘크리트설계기준에서 요구하는 공칭모멘트를 만족하지 못하는 것으로 나타났다. 반복재하시 BF75 시리즈에서 동결융해를 경험함에 따라 10% 이상의 반복강성 저하를 나타내었다. 따라서 내진부재와 같이 반복하중을 받게 되는 부재를 설계할 경우, 동결융해로 인한 압축측 콘크리트의 변형 특성도 고려되어야 할 것으로 판단된다.

• 보존과학회지
• /
• 제32권3호
• /
• pp.377-384
• /
• 2016

철불의 개금 시 표면에 남아 있는 옻칠 제거 방법에는 물리적인 방법과 화학적인 방법을 사용하고 있으나, 표면 손상 및 약품 사용으로 인한 환경오염, 보존과학자의 건강에도 매우 유해하다. 그래서 본 연구에서는 비접촉식이고 친환경적인 Nd:YAG 레이저를 이용하여 옻칠 제거 실험을 실시하였다. 시편은 크기가 $5{\times}5cm$인 철제(Fe 99.9%)시편 표면을 균일하게 연마한 후 생칠을 도포 횟수를 달리하여 각각 $10{\mu}m$, $20{\mu}m$, $30{\mu}m$의 두께 차이로 제작하였다. 본 실험에서 사용된 레이저기기는 Nd:YAG 레이저로, 적외선 영역의 1064 nm(160~800 mJ)와 가시광선 영역인 532nm(50~350 mJ)의 두 가지 파장 모드를 이용하였다. 실험은 레이저 파장 에너지 조사 횟수 등에 따른 시편 표면의 변화를 조사하였다. 레이저 조사 전 후 표면을 실체현미경과 SEM 관찰, 비접촉 표면 조도 측정기, FT-IR 등을 이용하여 옻칠의 제거 및 잔류 여부를 알아보았다. 분석 결과 1064 nm 파장을 이용하여 $1.0J/cm^2$ 밀도에서 표면 손상 없이 $10{\mu}m$, $20{\mu}m$ 두께의 옻칠이 제거됨을 확인할 수 있었다. 이와 같은 결과를 통해 철불 개금 시 잔류하고 있는 옻칠 제거 방법으로 Nd:YAG 레이저가 효율적임을 본 실험을 통해 알 수 있었다. 향후 금속뿐만 아니라 목칠 가구 등 다양한 재질의 연구가 이루어지면 표면 손상 없이 옻칠을 제거 하는데 효과적으로 활용 가능할 것으로 본다.

• 정보처리학회논문지D
• /
• 제15D권6호
• /
• pp.755-766
• /
• 2008

최근 NAND 플래시 메모리는 하드 디스크에 비해 작고, 속도가 빠르며, 저 전력 소모 등의 장점을 가지고 있어 차세대 저장 매체로 각광받고 있다. 그러나 쓰기-전-소거 구조, 비대칭 연산 속도 및 단위와 같은 독특한 특징으로 인하여, 디스크 기반의 시스템이나 응용을 NAND 플래시 메모리 상에 직접 구현시 심각한 성능저하를 초래할 수 있다. 특히 NAND 플래시 메모리 상에 B-트리를 구현할 경우, 레코드의 잦은 삽입, 삭제 및 재구성에 의한 많은 양의 중첩 쓰기가 발생할 수 있으며, 이로 인하여 급격한 성능 저하가 발생할 수 있다. 이러한 성능 저하를 피하기 위해 ${\mu}$-트리가 제안되었으나, 잦은 노드 분할 및 트리 높이의 빠른 신장 등의 문제점을 가지고 있다. 본 논문에서는 갱신 연산을 위해 특정 단말 노드에 해당하는 로그 노드를 할당하고, 해당 로그 노드에 있는 변경된 데이터를 한 번의 쓰기 연산으로 저장하는 로그 기반의 B-트리(LSB-트리)를 제안한다. LSB-트리는 부모 노드의 변경을 늦추어 추가적인 쓰기 연산의 횟수를 줄일 수 있다는 장점을 가지고 있다. 또한 키 값에 따라 데이터를 순차적으로 삽입할 때, 로그 노드를 새로운 단말 노드로 교환함으로써 추가적인 쓰기 연산의 횟수를 줄일 수 있다. 마지막으로, 다양한 비교 실험을 통하여 ${\mu}$-트리와 비교함으로써 LSB-트리의 우수성을 보인다.