• Title/Summary/Keyword: dataflow

Search Result 40, Processing Time 0.026 seconds

A Scheduling Algorithm for Dataflow Graphs with Conditional Branches (조건부 분기를 가진 데이터-흐름 그래프 스케쥴링 알고리즘)

  • Kim, Tae-Hwan
    • Journal of KIISE:Computer Systems and Theory
    • /
    • v.28 no.1_2
    • /
    • pp.103-109
    • /
    • 2001
  • 이 논문에서는 중첩된 조건부 분기를 가진 데이터-흐름 그래프에 대한 효과적인 스케쥴링 알고리즘을 제안한다. 이러한 그래프의 스케쥴링은 조건부 자원 공유 문제를 추가적으로 고려해야 하기 때문에 상당히 복잡하게 된다. 이 논문은 이를 적절히 해결하기 위한 방법을 제시하고 있는데 그 핵심은 조건부 분기가 있는 데이터-흐름 그래프를 조건부 분기가 없는 동일한 기능의 그래프로 변형시키는데 있다. 이렇게 함으로서, 변형된 그래프에 설계자의 관심에 맞는 기존의 스케쥴링 알고리즘을 선택 적용하여 스케쥴을 얻을 수 있고, 이것에서부터 원래 그래프의 스케쥴을 생성 할 수 있다. 실험 결과로부터 우리는 이러한 접근 방식이 매우 효과적임을 입증한다.

  • PDF

Automated optimization for memory-efficient high-performance deep neural network accelerators

  • Kim, HyunMi;Lyuh, Chun-Gi;Kwon, Youngsu
    • ETRI Journal
    • /
    • v.42 no.4
    • /
    • pp.505-517
    • /
    • 2020
  • The increasing size and complexity of deep neural networks (DNNs) necessitate the development of efficient high-performance accelerators. An efficient memory structure and operating scheme provide an intuitive solution for high-performance accelerators along with dataflow control. Furthermore, the processing of various neural networks (NNs) requires a flexible memory architecture, programmable control scheme, and automated optimizations. We first propose an efficient architecture with flexibility while operating at a high frequency despite the large memory and PE-array sizes. We then improve the efficiency and usability of our architecture by automating the optimization algorithm. The experimental results show that the architecture increases the data reuse; a diagonal write path improves the performance by 1.44× on average across a wide range of NNs. The automated optimizations significantly enhance the performance from 3.8× to 14.79× and further provide usability. Therefore, automating the optimization as well as designing an efficient architecture is critical to realizing high-performance DNN accelerators.

A Study on Efficient Approaches for Grasshopper Programming in Architectural Design Process (건축설계과정에서 Grasshopper 프로그래밍의 효율적 접근에 관한 연구)

  • Kim, Minseok
    • Korean Journal of Computational Design and Engineering
    • /
    • v.21 no.4
    • /
    • pp.453-461
    • /
    • 2016
  • The trend of using Grasshopper with Rhino3D actively in architectural design process is recently spreading around the world. Well-known architects and designers such as Zaha Hadid, Patrik Schmacher is famous for using Grasshopper as their main design tool. As a tool for so-called 'Parametric Design', Grasshopper is receiving much attention all over the world. Grasshopper as a visual programming language has an advantage that designers and non-professionals of computer can easily learn it and use it to their works. However, those designers tend to make inefficient approaches with Grasshopper compared to computer programming professionals. Meanwhile, the difference between other programming languages and Grasshopper leads to the need of different approaches from other programming languages. This study aims to propose desired approaches of Grasshopper programming or scripting to be able to break through the inefficient approaches that designer is likely to make, by examining the characteristics of Grasshopper and exploring the appropriate programming approaches for Grasshopper.

A Metadata-oriented Data Warehouse Architecture - S Hospital Case - (메타데이터 기반 데이터 웨어하우스 아키텍쳐 - ㅅ병원 사례를 중심으로 -)

  • Kim, Tae-Hun;Kim, Jong-Ho;Lee, Hee-Seok
    • Asia pacific journal of information systems
    • /
    • v.10 no.3
    • /
    • pp.79-103
    • /
    • 2000
  • Data warehouse is an intelligent store of data. A metadata is critical for implementing data warehouse. Integrating data warehouse with its metadata helps create a more adaptive information system. This paper proposes a metadata-oriented data warehouse architecture that consists of seven components: legacy, extracting, operational data store, data warehouse, data mart, application, and metadata. A taxonomy for dataflow and metaflow is proposed for better understanding of the architecture. In addition, a metadata schema is built within the framework of the seven components. Lastly, the architecture with its metadata component is applied to a real-life data warehouse project for a large medical center in order to illustrate its practical usefulness.

  • PDF

Dataflow Block Clustering for Parallel Embedded Software Development Environment (병렬 내장형 소프트웨어 개발환경을 위한 데이터 플로우 블록 클러스터링)

  • Cho, Yong-Woo;Kwon, Seong-Nam;Ha, Soon-Hoi
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2008.06b
    • /
    • pp.337-341
    • /
    • 2008
  • 갈수록 복잡해지는 내장형 시스템을 개발함에 있어서 소프트웨어 개발의 중요성은 날로 커지고 있다. 기존 연구에서 소프트웨어 개발 효율을 높이기 위해 소프트웨어의 재사용 가능성을 높이고 병렬성 명세를 용이하게 하고자 중간단계코드(CIC)를 정의하였다. 이 중간단계 코드는 각 태스크의 순수 알고리즘을 기술하는 C형태의 태스크 코드와 그 외의 정보를 포함하는 XML형태의 아키텍쳐 정보 파일로 구성된다. 이 CIC는 사용자가 직접 기술할 수 있고 각종 모델로부터 자동 생성할 수도 있다. 이 논문에서는 후자에 초점을 두고 데이터 플로우 모델에 사용된 블록들을 클러스터링하여 태스크 코드를 생성하는 기법을 제안하였다. 이것을 위해 블록 클러스터링 알고리즘은 주어진 클러스터의 크기로 블록이 묶일 때까지 블록의 수행시간 정보를 고려하여 함수 병렬성을 최대한 보존하며 블록들을 묶어나간다. H.263 코덱 예제를 이용한 실험을 통해 제안하는 방법이 다양한 클러스터의 크기 조건에 대해서 다양한 클러스터링 결과를 제공함을 보였다.

  • PDF

A design of synchronous nonlinear and parallel for pipeline stage on IP-based H.264 decoder implementation (IP기반 H.264 디코더 설계를 위한 동기식 비선형 및 병렬화 파이프라인 설계)

  • Ko, Byung-Soo;Kong, Jin-Hyeung
    • Proceedings of the IEEK Conference
    • /
    • 2008.06a
    • /
    • pp.409-410
    • /
    • 2008
  • This paper presents nonlinear and parallel design for synchronous pipelining in IP-based H.264 decoder implementation. Since H.264 decoder includes the dataflow of feedback loop, the data dependency requires one NOP stage per pipelining latency to drop the throughput into 1/2. Further, it is found that, in execution time, the stage scheduled for MC is more occupied than that for CAVLD/ITQ/DF. The less efficient stage would be improved by nonlinear scheduling, while the fully-utilized stage could be accelerated by parallel scheduling of IP. The optimization yields 3 nonlinear {CAVLD&ITQ}|3 parallel (MC/IP&Rec.)| 3 nonlinear {DF} pipelined architecture for IP-based H.264 decoder. In experiments, the nonlinear and parallel pipelined H.264 decoder, including existing IPs, could deal with full HD video at 41.86MHz, in real time processing.

  • PDF

MVPE:multiparadign visual programming environment (MVPE:멀티패러다임 시각 프로그래밍 환경)

  • 유재우;최종명
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.23 no.9A
    • /
    • pp.2313-2324
    • /
    • 1998
  • Although visual programming is used in many fields of computer science and engineering, some dis-advantages can be found when they work together in an integrated programming environment. To overcome these shortcomings, there have been researches in combining multiparadigm with visual programming. However they have failed because they tried to combine the paramdigms without any coceptural model and structured method. In this paper, we investigate a new multiparadigm visual programming environment (MVPE), in which dataflow paradigm, form-based paradign, direct manipulation paradigm, and object-oriented paradigm are integrated together in an object-oriented way, based on the conceptual model of "method = paradigm, " This MVPE would overcome the limits of visual programming, and may also lead to the new discipline of visual programming environment.vironment.

  • PDF

Automation of the Concurrent Real-Time Task Structuring in the modified CDOARTS Methodology (수정된 CODARTS 벙법론에서의 실시간 병렬 태스크 자동 구성)

  • 김규년;정민포;이종구
    • Journal of KIISE:Software and Applications
    • /
    • v.26 no.1
    • /
    • pp.106-106
    • /
    • 1999
  • When we design real-time software target system is analyzed and then we structure sequential executive modules into concurrent tasks. As a result of the analysis, control flow and dataflow diagram based on the RTSA notation is produced. This diagram is structured into concurrenttasks under the condition that performance problem is not serious. The criteria structuring concurrenttasks are introduced as Concurrent Design Approach for Real-Time System(CODARTS) by Gomaa.But structuring concurrent tasks using the criteria of CODARTS is somewhat difficult because thecriteria are dependent on designer's experience. CODARTS is an wide-range and abstractmethodology. As a result, the design can be inconsistent and peoples can understand it differently Inthis paper, we restructure the CODARTS methodology, propose a revised CODARTS structure andrepresent the task structuring steps for this new framework to overcome the understanding andinconsistency problems. The revised CODARTS framework and task structuring steps can be used toautomate the design of real time concurrent software systems. Finally, we show an example of taskstructuring in revised CODARTS framework.

Automatic Generation of Synthesizable Hardware-Software Interface from Dataflow Model (데이터 플로우 모델로부터 합성 가능한 하드웨어-소프트웨어 인터페이스의 자동 생성)

  • Joo, Young-Pyo;Yang, Hoe-Seok;Ha, Soon-Hoi
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2007.10b
    • /
    • pp.232-237
    • /
    • 2007
  • 컴퓨터 시스템의 설계는 알고리즘 수준의 모델링에서부터 시제품 수준까지 시스템을 구체화해 나가는 일련의 과정이다. 시스템 구현의 구체화 과정에는 단순하고 반복적인 구현이 많이 포함되며, 이 과정에서 많은 오류가 발생한다. 이러한 오류는 개발자가 알고리즘 수준에서는 드러나지 않는 복잡하고 아키텍처 의존적인 하드웨어-소프트웨어 동기화 메커니즘의 개발과 같은 시스템 구현의 구체화 과정을 모두 떠안고 있기 때문에 발생하는 것이다. 이 논문에서는, 이러한 문제를 극복하기 위하여, 알고리즘을 데이터 플로우로 모델링하면 이로부터 합성 가능한 하드웨어 플랫폼과 동기화 로직, 그리고 동기화를 위한 드라이버 소프트웨어 일제를 자동 생성하는 설계 과정을 제시하고자 한다. 제시된 설계 과정은 자체 개발한 통합 설계 도구 상에 구현되었으며, 이를 통해서 개발된 H.263 디코더 예제를 상용의 RTL 통합 시뮬레이션 도구인 Seamless CVE와, SoC 프로토타이핑 환경인 Altera Excalibur 시스템 상에서 테스트하여 그 완성도를 검증하였다.

  • PDF

A Study on the Dataflow Diversity of Al accelerator (인공지능 가속기 데이터 흐름 다양성에 대한 연구)

  • Dong-Ju Lee;Yun-Heung Paek
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2023.05a
    • /
    • pp.482-484
    • /
    • 2023
  • 인공지능 가속기는 인공 지능 및 기계 학습 응용 프로그램의 연산을 더 빠르게 수행하도록 설계된 하드웨어 가속기이다. 인공지능 가속기 내에서 데이터가 효율적으로 처리되기 위해서는 그 흐름을 제어해야 한다. 데이터의 흐름을 제어하는 방법에 따라 가속기의 면적, 전력, 성능의 차이가 발생하는데, 그 다양한 데이터 흐름 제어방법에 대해 소개한다.