• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2004년도 추계학술발표논문집(상)
• /
• pp.203-206
• /
• 2004

본 논문은 SoC 환경에서 암호화 알고리즘의 처리 성능을 향상시키기 위해 각 노드의 실행 시간을 비교하여 하드웨어와 소프트웨어로 codesign 하였다. 암호화 알고리즘으로서는 DES와 SHA-1을 통합 설계하여 적용하였다. 본 논문에서의 codesign 방법을 altera의 excalibur에서 구현하여 실행 시간 및 메모리 크기 그리고 회로의 게이트 크기를 비교 대상으로 하였다. 수행 결과에 따른 분석에 의하면 세가지 비교 대상에 최적화하여 codesign 성능을 찾을 수 있었다.

• 한국멀티미디어학회논문지
• /
• 제2권4호
• /
• pp.476-489
• /
• 1999

하드웨어와 소프트웨어로 구성된 시스템을 동시협조 설계하는 새로운 설계 패러다임인 HW/SW 통합설계를 지원하는 설계 도구가 많이 개발되고 있다. 기존의 HW/SW 통합설계 도구는 빠른 기술 변화, 제한된 플랫폼, 표준화되지 않은 시스템기술, 일관적이지 못한 사용자 인터페이스, 개발 대상의 다양성, 지원 기능의 차이 등으로 인해 일반화되지 못하고 있다 본 논문에서는 이런 문제점을 해결하기 위해, 웹에 기반 한 개방형 분산 HW/SW 통합설계 환경을 제안한다. 제안한 HW/SW 통합설계 환경은 객체에 기반 한 3층 클라이언트/서버 구조를 가지며, 특정 벤더에 구애받지 않는 개방성을 지닌다. 또한 세션 서비스를 이용한 협동 작업 환경을 지원하며, OOUI를 채택해 사용자 인터페이스를 크게 변경하지 않고 새로운 기능을 쉽게 추가할 수 있다. 제안한 환경은 효율적이고 안전한 설계 데이터의 전송을 보장하기 위해 트랜잭션 서버와 보안 서비스를 포함한다. 제안한 환경의 타당성을 입증하기 위 해 웹에 기반 한 개방형 분산 HW/SW 통합설계 환경의 프로토 타입인 WebCEDA를 개발하였다. 제안한 환경은 일반적인 CAD도구의 웹-기반 환경의 모델로 활용될 수 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.120-123
• /
• 2000

In this paper, A target architecture and interface synthesizer are proposed for processor-embedded codesign. The target architecture has the form of ARM processor based on AMBA. The interface synthesizer automatically generates an interface circuit for the communication between HW and SW. A memory map is used as the communication channel and an interrupt-based interface is applied for synchronized communication between HW and SW modules. In order to verify the function and performance of proposed target architecture and the interface synthesizer, practical test example is applied. Experimental results show the proposed interface synthesizer functioned correctly in the HW/SW codesign environment.

• 정보처리학회논문지D
• /
• 제12D권6호
• /
• pp.863-868
• /
• 2005

하드웨어와 소프트웨어를 통합 설계하는 프레임워크인 PeaCE(Ptolemy extension as a Codesign Environment)가 개발되었다. PeaCE 에서는 데이터 흐름과 제어 흐름을 모두 표현할 수 있는데, 제어 흐름은 상태 기계를 확장한 fFSM으로 나타낸다. fFSM은 계층형 상태 기계로서 제어흐름을 표현하기 위해 많은 구문을 제공하지만, 모델에 대한 의미가 정의되어 있지 않아서 명세를 검증하는데 어려움이 많다. fFSM의 의미를 정의하기 위해서, 본 논문에서는 계층형 상태 기계를 먼저 평탄화한 후에 평탄화된 모델에 대해서 단계 의미를 정의하였다. 그 결과 레이스 조건, 애매한 전이, 순환 전이 등의 주요한 버그들을 정형적으로 검출할 수 있었다.

• 한국통신학회논문지
• /
• 제25권9A호
• /
• pp.1368-1376
• /
• 2000

본 논문은 IS-95를 기반으로 하는 CDMA(Code Division Multiple Access) 탐색자의 통합설계방법에 대해 기술 하였다. 통합설계 방법은 하드웨어와 소프트웨어를 동시에 설계하는 방법으로 설계시간의 단축과 설계비용의 감소라는 장점을 가지고 있다. 시스템을 하드웨어부분과 소프트웨어부분으로 분할할 때 동작 시간이 길고 전력 소모가 많은 부분은 하드웨어로 일반적인 기능을 담당하는 부분을 소프트웨어로 설계하는데 제안된 방법에서는 탐색자의 동기 누적단을 하드웨어로 설계하였고, 그 이외의 부분을 소프트웨어로 설계하였다. 하드웨어부분은 VHDL을 이용하여 설계되었고, 소프트웨어부분은 GC(Generic C)로 설계하였다. SYNOPSYSTM의 COSSAP을 이용하여 시뮬레이션을 수행하여 그 기능을 검증하였다. 실험 결과 소프트웨어만의 설계방법과 비교하여 최대 48.5% 동작시간 감소 효과를 얻었다.

• 한국멀티미디어학회논문지
• /
• 제8권1호
• /
• pp.79-87
• /
• 2005

공개키 연산기는 전자상거래 환경에서 사용자 인증, 서명 및 키 분배 등에 있어서 매우 중요한 기반요소이다. 유선망 환경에서는 공인 인증서를 이용한 전자상거래가 이미 활성화되었으나, 무선망 환경에서는 무선 단말기의 제약으로 인하여 아직까지 보편화되지 못하고 있는 실정이다. 본 논문에서는 소프트웨어 프로파일링 기법을 적용하여 공개키 연산기 내부 연산별 부담(Overhead)을 측정하고, 이 정보를 기반으로 통합 설계에 적용할 수 있는 방안을 제시한다. 또한, 통합 시스템의 성능 예측 방안 및 하드웨어와 소프트웨어간의 통신부담을 줄일 수 있는 방안에 대해서 제시하며, 예제 모델로서 EC-Elgamal 알고리즘의 연산과정을 정량적으로 측정하고 분석하였다.

• 정보처리학회논문지A
• /
• 제12A권7호
• /
• pp.563-570
• /
• 2005

하드웨어와 소프트웨어를 통합 설계하는 프레임워크인 PeaCE(Ptolemy extension as a Codesign Environment)에서는 데이터 흐름과 제어흐름을 모두 표현할 수 있다. PeaCE에서 제어 흐름을 표현하는 fFSM 명세를 정형 검증하기 위해 fFSM의 단계 의미를 정의하였다. 본 논문에서는 이전 연구에서 정의된 정형 의미를 바탕으로 개발한 자동 검증 도구를 소개한다. 이 도구는 내부 모델체커로 SMV를 사용하며 사용자는 직접 논리식을 기술하지 않고도 레이스 조건, 애매한 전이, 순환 전이 등의 주요한 버그들을 검증할 수 있다.

• 대한전자공학회논문지TC
• /
• 제39권10호
• /
• pp.11-20
• /
• 2002

본 논문에서 제 2세대 및 2.5세대 유럽 이동통신 표준인 GSM/GPRS에서 사용하는 MLSE 등화기의 하드웨어/소프트웨어 통합 설계를 제시한다. 이를 위해 Viterbi 알고리즘을 기본으로 하는 상관 방식(correlation)의 MLSE 기법 적응 등화기에 대한 알고리즘을 분석하고, TI사의 TMS320C5x 시뮬레이터를 사용하여 등화기의 연산량을 추정하였으며, 삼성의 0.5㎛ standard cell library (STD80)를 이용한 로직합성을 통해 하드웨어 크기를 추정하였다. 이를 기반으로 연산 요구량이 많은 블록에 대해 전용의 하드웨어로 구현함으로써 DSP의 연산 부담을 줄일 수 있다. 또한 연산 요구량이 적은 나머지 블록은 DSP로 설계하여 비교적 간단한 시스템 설계 방법을 결정할 수 있다. 이러한 설계방법을 이용하여 등화기의 효율적인 하드웨어/소프트웨어 통합 설계를 제안한다.

• 한국멀티미디어학회논문지
• /
• 제3권6호
• /
• pp.661-673
• /
• 2000

본 논문에서는 분산 구조를 갖는 웹 기 반 HW/SW 통합설계 환경(WebCEDA)을 제안하고, HW/SW 통합설계 절차중에서 시스템 기술에 사용할 SpecCharts 기술 환경(ScSE)을 구현한다. WebCEDA는 기존의 통합설계 도구가 갖는 플랫폼 제한, 새로운 기술 추가의 어려움, 공동 작업 환경의 부재와 같은 단점을 해결할 수 있는 3층 클라이언트/서버 구조를 가진다. ScSE는 웹 인터페이스, SpecChars 에디터, HW/SW 통합설계응용 서버, SpecCharts 변환키로 구성된다. 다양한 예제를 SpecCharts 에디터사에서 기술하고, SpecCharts 변환기를 통해 CHDL로 변환시킨 후 Synopsys 상에서 시뮬레이션을 수행함으로써 구현된 ScSE가 정확하게 동작함을 확인하였다. 위의 실험 결과를 통해 ScSE는 시스템 기술의 복잡도 감소, 시스템 설계자의 자연스런 추상화된 설계 유도 등의 장점이 있음을 보였다.

• Journal of information and communication convergence engineering
• /
• 제6권4호
• /
• pp.376-382
• /
• 2008

Developing highly cost-efficient and reliable embedded systems demands hardware/software co-design and co-simulation due to fast TTM and verification issues. So, it is essential that Platform-Based SoC design methodology be used for enhanced reusability. This paper addresses a reusable SoC platform based on OpenCores soft processor with reconfigurable architectures for hardware/software codesign methodology. The platform includes a OpenRISC microprocessor, some basic peripherals and WISHBONE bus and it uses the set of development environment including compiler, assembler, and debugger. The platform is very flexible due to easy configuration through a system configuration file and is reliable because all designed SoC and IPs are verified in the various test environments. Also the platform is prototyped using the Xilinx Spartan3 FPGA development board and is implemented to a single chip using the Magnachip cell library based on $0.18{\mu}m$ 1-poly 6-metal technology.