• ETRI Journal
• /
• 제33권6호
• /
• pp.841-848
• /
• 2011

A signal-to-noise ratio (SNR) enhancement algorithm using multiple chirp symbols with clock drift is proposed for accurate ranging. Improvement of the ranging performance can be achieved by using the multiple chirp symbols according to Cramer-Rao lower bound; however, distortion caused by clock drift is inevitable practically. The distortion induced by the clock drift is approximated as a linear phase term, caused by carrier frequency offset, sampling time offset, and symbol time offset. SNR of the averaged chirp symbol obtained from the proposed algorithm based on the phase derotation and the symbol averaging is enhanced. Hence, the ranging performance is improved. The mathematical analysis of the SNR enhancement agrees with the simulations.

• 한국항공우주학회지
• /
• 제33권12호
• /
• pp.61-67
• /
• 2005

본 논문에서는 GPS 신호가 자주 단절되는 환경하에서도 안정한 위치 해를 제공하는 반송파 DGPS 방법을 제안한다. 시계 바이어스 변화율을 이용하여 큰 오차가 포함된 측정치 채널을 제거함으로써 더욱 정확한 위치 해를 제공하는 알고리듬을 구현하였다. 가시위성의 앙각과 시계 바이어스 변화율의 관계를 살펴보고, 적절한 임계치를 제안하였으며, 구현된 알고리듬이 실데이터에서도 성능이 우수함을 상용프로그램과 비교하여 보였다.

• 한국통신학회논문지
• /
• 제32권7C호
• /
• pp.608-615
• /
• 2007

일반적으로 양방향 전송을 통한 TOA(Time Of Arrival) 정보는 두 디바이스간의 정확한 RTT(Round Trip Time) 정보로부터 도출되지만 디바이스간의 서로 다른 클럭 표류의 영향으로 인하여 RTT 측정 시 요구되는 응답 시간이 길 경우 매우 심각한 TOA 오차를 야기 시키게 된다. 이를 해결하기 위해서 본 논문에서는 비동기 시스템에서 클럭 표류의 영향을 줄이면서 TOA와 TDOA(Time Difference Of Arrival) 정보를 획득하는 방안을 제안한다. 이를 검증하기 위해서 IEEE 802.15.4a Task Group에서 제시한 단방향 전송을 통한 측위 방안과 비교하였으며 제안된 방안이 기존 방법들보다 개선된 성능을 보임을 확인하였다.

• 한국통신학회논문지
• /
• 제32권3A호
• /
• pp.237-246
• /
• 2007

클락 동기는 실내 측위를 위한 실내 동기망을 구축하는데 있어서 가장 기본적으로 고려해야할 요소 중 하나이다. 본 논문에서는 하드웨어의 복잡성 및 동기에 필요한 데이터 오버헤드를 줄이기 위해 타임스탬프를 사용하지 않고 클락을 동기 시키기 위한 새로운 알고리즘에 대해서 논한다. 또한 동기 성능에 큰 영향을 미치는 주파수 드리프트를 보상해 주기 위한 알고리즘에 대해서도 기술한다. 제안한 동기 알고리즘을 사용한 동기 성능에 대한 평가는 모의실험을 통한 MTIE(Maximum Time Interval Error) 값을 고찰함으로써 이루어졌다. 모의실험에 있어서 실제적인 오실레이터에 대한 주파수 드리프트 값을 사용하였다. 모의실험 결과 1 초의 동기 간격에 1 ns 분해능을 갖고 주 클락과 종속 클락에 TCXO를 사용하면 10 ns 이하의 동기가 가능함을 고찰하였다.

• 대한전자공학회논문지TC
• /
• 제43권3호
• /
• pp.84-94
• /
• 2006

본 논문은 UWB (Ultra Wide Band) 시스템의 성능 개선을 위해서 Superframe 주기를 이용한 MAC(Medium Access Control) 계층 time slot 동기 알고리즘을 제안한다. Multi-band ORM Alliance (MBOA) 에서 제안한 UWB시스템에서는 Time Slot의 동기를 위해서 Medium Access Slot (MAS) 와 MAS사이의 guard time에 단말기들 간의 MAC 계층 주파수 오프셋으로 야기될 수 있는 시간 오차의 최대값인 MaxDrift를 더해주게 된다. MaxDrift를 더한 만큼 MAS에서 데이터를 전송할 수 있는 시간이 줄어들게 되므로 각각의 MAS에 MaxDrift를 더해주는 방식은 전체 시스템 성능의 저하를 가져오게 된다. 본 논문에서는 시스템의 성능을 높이고자 time slot동기를 guard time을 증가시키는 방식이 아닌, Superframe주기로 전송되는 연속된 Beacon Frame을 수신하여 주파수 오프셋 값을 estimation하여 보정해주는 방법을 제안한다. Piconet을 초기화시킨 Device는 내부 clock을 이용해서 Superframe주기로 Beacon을 전송을 하므로, Piconet에 접속하려는 단말기들은 연속된 Beacon을 수신하여 Piconet을 생성한 단말기의 MAC계층과 수신한 단말기와의 MAC계층 주파수 오프셋을 구할 수 있다. 각각의 수신 단말기에서 측정한 상대적 주파수 오프셋 값을 내부적으로 estimation한 각각의 MAS의 position에 가감시켜 Piconet을 생성한 단말기에서 estimation한 MAS position에 동기를 맞출 수 있다. 제안된 알고리즘을 통해서 단말기들 간의 최대 주파수 오프셋 값과 관계없이 MaxDrift로 인해서 낭비되는 시간을 각 MAS당 1clock 이내로 줄일 수 있다. 제안된 알고리즘을 하드웨어로 합성한 결과 390개의 Logic Cell이 소모되었으며, 시뮬레이션 결과 최대주파수 오프셋이 20ppm, 40ppm, 80ppm일 때 MAS당 오차범위가 main clock의 1clock이내였으며 기존의 방법에 비해서 각각 1%, 2%, 4%의 throughput이 향상되었다.

• 한국정보통신학회논문지
• /
• 제13권10호
• /
• pp.2218-2226
• /
• 2009

무선메쉬네트워크환경을 지원하는 TDMA기반 MAC프로토콜은 기존의 패킷기반인 802.11 DCF/EDCA 프로토콜보다 많은 장점을 가지고 있다. 하지만, TDMA기반의 MAC프로토콜은 MP(Mobile Points)들의 발진기(Oscillator) 편차와 분산 환경의 특성으로 인해서 새로운 동기화 기법이 필요하다. 본 논문에서는 TDMA기반의 MAC프로토콜에서 동기화 방법을 제안한다. MP들을 동기화 상태에 따라 4가지로 구분해서 MP가 동기화 상태일때 비콘을 이용해서 TDMA프레임의 시작시간을 Time Skew의 변동 범위내에서 결정하도록 한다. Clock Drift에 의해 발생하는 Time Skew는 보정계수를 통해서 자동으로 보정할 수 있는 알고리즘을 제안한다. 이 제안된 내용을 기반으로 General Time Error값과 Clock Drift Rate가 실험을 통해 안정적이며 최소의 값이 산출되는 것을 확인하였다.

• 정보처리학회논문지C
• /
• 제16C권1호
• /
• pp.51-56
• /
• 2009

무선 센서 네트워크에서의 시간 동기 알고리즘은 위치 추적, 데이터 암호화, 중복 이벤트 감지 인식, 정밀한 TDMA 스케줄링 등의 다양한 응용을 위해서 필수적이다. 본 논문에서는 두 노드 사이에서 시간 보정을 위한 클럭 표류율과 기준 신호를 이용한 시간 동기 알고리즘인 CDRS을 제안한다. CDRS는 시간 동기를 위해 두 단계로 구성된다. 첫 번째 단계에서는 LTS를 이용하여 시간 보정 값인 노드간의 시간 차이와 클럭 표류율을 구한다. 이 단계가 끝나면 두 노드는 시간이 맞추어진 상태가 되고 클럭 표류율로 시간 차이를 보정할 수 있게 된다. 두 번째 단계에서는 동기 노드는 주기적으로 기준 신호를 전송한다. 비동기 노드는 수신된 신호를 사용하여 두 노드간 시간 차이를 측정하고, 시간 차이가 최대 허용 오차 범위를 초과하면 다시 첫 번째 단계를 수행한다. 시뮬레이션을 통한 성능 분석 결과, CDRS는 LTS 대비 시간 정확도가 향상된다. 또한 메시지 발생량이 LTS 대비 50% 감소하고, 기준 신호는 타임스탬프를 사용하지 않기 때문에 CDRS는 LTS에 비하여 시간 동기에 사용되는 에너지가 2.5배 정도 적게 사용된다.

• 한국정보과학회논문지:정보통신
• /
• 제34권5호
• /
• pp.370-378
• /
• 2007

무선 센서 네트워크(WSNs)에서는 수많은 센서들이 사람이 접근하기 어려운 환경에 배치된다. 이러한 환경에서, 센서들의 절대적 또는 상대적인 위치정보를 이용함으로써 무선 센서 네트워크를 다양한 응용서비스에 이용할 수 있다. 지금까지는 센서 노드의 위치를 측정하는 방법으로 신호의 도착시간차(time-of-arrival, TOA)에 기반을 둔 방법이 가장 정확도가 높게 평가되었다. 그러나 TOA방법에서는 두 노드간에 clock skew나 clock drift가 생기면 거리오차가 발생하게 된다. 이러한 문제를 해결하기 위해서 주기적인 시간동기화 기법들이 제시되었는데, 이러한 방법에서는 거리오차를 줄일 수 있지만 시간동기화에 따른 overhead가 발생하게 된다. 본 논문에서는 이러한 clock skew가 발생하는 상황에서도 거리와 위치 정확도를 높일 수 있는 신호의 다중 왕복시간차(multiple round-trip times of arrival, RTOA)에 기반한 위치 측정 방법을 제안한다. 실험 결과, RTOA가 기존의 TOA방법보다 최대 93%의 위치 정확도 향상을 보였다.

• Journal of Positioning, Navigation, and Timing
• /
• 제5권3호
• /
• pp.157-163
• /
• 2016

Clocks for time synchronization using radio signals such as global navigation satellite system (GNSS) may lose reference signals by intentional or unintentional jamming. This is called as holdover. When holdover occurs, a clock goes into free run in which synchronization performance is degraded considerably. In order to maintain the required precise time synchronization during holdover, accurate estimation on main parameters such as frequency offset and frequency drift is needed. It is necessary to implement an optimum filter through various simulation tests by creating clock noise in accordance with given specifications in order to estimate the main parameters accurately. In this paper, a method that creates clock noise in accordance with given specifications is described.

• 제어로봇시스템학회논문지
• /
• 제21권7호
• /
• pp.669-676
• /
• 2015

In this paper, we described the simulation results of the phase offset performance of a clock in holdover mode which was normally operated in GPS Disciplined Oscillator (GPSDO). In the TIE model, we included the time error term caused by environmental temperature variation because one of the most important parameters of clock phase error is the frequency offset and drift caused by the variation of temperature. For the simulation, we employed Maximum Time Interval Error (MTIE) for the performance evaluation when the frequency offset and drift are estimated by using an Unbiased Finite Impulse Response (UFIR) filter with ladder algorithm. We assumed that the noise in the GPS measurement is white Gaussian with zero mean and 1 ns standard deviation, and temperature linearly varies with a slope of $1{^{\circ}C}$ per hour. From the simulation results, the followings were observed. First, with the estimation error of temperature of less than 3 % and the temperature compensation period of less than 900 seconds, the requirement of CDMA2000 phase synchronization under 10 us could be achieved for more than 40,000 seconds holdover time if we employ an OCXO (Oven Controlled Crystal Oscillator) clock. Second, in order to achieve the requirement of LTE-TDD under 1.5 us for more than 10,000 seconds holdover time, below 3 % estimation error and 500 seconds should be retained if a Rubidium clock is adopted.