• 한국인터넷방송통신학회논문지
• /
• 제9권1호
• /
• pp.89-94
• /
• 2009

본 논문에서는 경로수 ${\zeta}$로 주어진 DCG(Directed Cyclic Graph)의 입출력간의 연관관계를 고효율디지털논리회로로 설계하는 알로리즘과 DCG의 각 노드들에 코드를 할당하는 알고리즘을 제안하였다. 본 논문에서는 기존 알고리즘의 문제점을 도출한 후, 다른 접근방법으로써 DCG의 경로수로 부터 행렬방정식을 유도한 후 이를 통해 DCG의 경로수에 따른 회로설계 알리즘을 제안하였으며, 설계된 회로와 함께 DCG의 특성을 만족하도록 노드들에 대한 코드를 할당하는 알고리즘을 제안하였다. 본 논문에서 제안한 고효율디지털논리회로설계 알고리즘은 기존의 알고리즘으로는 가능하지 않았던 경로수의 DCG에 대하여 회로설계가 가능하게 되었고, 보다 최적화된 디지털논리회로를 구현할 수 있음을 확인하였다. 본 논문에서 제안한 회로설계 알고리즘을 통해 임의의 자연수를 경로수로 갖는 DCG에 대한 설계가 가능하며, 입출력단자 수의 감소. 회로구성의 간략화, 연산속도의 향상과 비용감소 등의 잇점이 있고, 예제를 통해 본 논문에서 제안한 알고리즘의 적합성과 타당성을 검증하였다.

• Journal of Power Electronics
• /
• 제19권2호
• /
• pp.394-402
• /
• 2019

This paper proposes a single-phase non-isolated onboard battery charger (OBC) for electric vehicles (EVs) that only uses small film capacitors at the DC-link of the AC-DC converter. In the proposed charger, an isolated DC-DC converter for low-voltage batteries is used as an active power decoupling (APD) circuit to absorb the ripple power when a high-voltage (HV) battery is charged. As a result, the DC-link capacitance in the AC-DC converter of the HV charging circuit can be significantly reduced without requiring any additional devices. In addition, some of the components of the proposed circuit are shared in common for the different operating modes among the AC-DC converter, LV charging circuit and active power filter. Therefore, the cost and volume of the onboard battery charger can be reduced. The effectiveness of the proposed topology has been verified by the simulation and experimental results.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.819-822
• /
• 1998

A new active power filter (APF) circuit with a current compesation estimation method is proposed. The current compensation estimation method replaces a current sensor with an estimating circuit and therefore reduces the implementation cost In addition, a simple control scheme, based on the energy balance concept, is adopted to control the voltage of a DC capacitor. Therefore energy change in the DC capacitor can be compensanted in the next cycle. Since a sampling technique is used, a larger DC capacitor voltage ripple can be permissible and a relatively smaller DC capacitor can be used. The proposed method has advantages of the reduction of one current sensor, low implementation cost, and fast transient responses. The theoretical analysis and simulation results are given. The proposed control method is successfully verified by computer simulation.

• 한국전자통신학회논문지
• /
• 제9권11호
• /
• pp.1233-1240
• /
• 2014

1980년 Toffoli 가역게이트 출현 이후 지난 30년 간 적당한 함수 상에 가역 임베딩을 하는 많은 가역회로 합성법들이 발표되어 오는 동안 소수의 논문만이 가역 임베딩 없이 직접적인 비가역-가역 회로 매핑 방법을 채택해 왔다. 본 논문에서는 가역 임베딩 없는 직접적 가역 매핑에 대한 효과적인 게이트비용 절감 정책을 개발하였다. 새로운 비용절감 정책을 개발하기 위해 고전회로에서 NOT 게이트 배치에 따른 Toffoli 모듈 비용의 영향을 고찰하고, 이것을 기초로 하여 고전적 AND(OR)게이트에 대한 반전입력 추가가 가역 Toffoli 모듈의 비용을 증가(감소)시킨다-라는 고전 게이트 반전입력 수와 가역 Toffoli 모듈 비용 사이의 반비례적 성질을 이끌어내었다. 직접적 가역 매핑에 선행한 반전입력 재배치 정책은 현존하는 팬-아웃 및 슈퍼셀 정책들과 병행할 경우에 가역 Toffoli 모듈의 비용과 복잡성을 개선할 수 있는 효과적인 방법이다.

• 조명전기설비학회논문지
• /
• 제21권8호
• /
• pp.121-128
• /
• 2007

본 논문에서는 세계최초로 내철형 주상변압기 코일의 권선을 일반적인 권선방법에서 Zig-Zag(가칭) 권선방법으로 설계 제작하는 방법을 제안하였으며, 또한 바니시 함침공정을 생략하고 단락강도 및 절연내력을 향상시킬 수 있는 내철형 변압기용 권선의 신프레임 구조개발 내용을 제안하였다. 기존의 주상변압기 권선방법에 비하여 전기절연 측면에서 층간 절연지의 사용매수 및 두께를 획기적으로 절감할 수 있는 장점이 있다. 또한 원가절감과 손실저감 및 단락기계력 대처능력이 우수함을 검증하였으며 국내전력회사 배전계통 주상변압기에 유용하게 활용할 수 있다.

• 한국통신학회논문지
• /
• 제41권1호
• /
• pp.92-100
• /
• 2016

VoLTE는 음성과 문자까지 IP 기반으로 서비스가 제공됨에 따라 기존 서킷방식의 2G/3G망 기반 음성서비스에 비해 기술 및 원가효율성이 높아 규모의 경제 효과가 클 뿐만 아니라, 음성과 데이터가 하나의 망으로 제공되기 때문에 범위의 경제 효과 또한 큰 것으로 알려져 있다. 이러한 기술적 효율성을 기초로 VoLTE 서비스가 기존 서킷방식의 음성서비스에 비해 원가적 측면에서 비용효율성이 얼마나 큰지 혹은 상대적으로 높은 원가효율성을 지니고 있는 VoLTE 서비스가 활성화될 경우 이에 따라 사업자들에게는 얼마만큼의 요금인하 여력을 제공할 수 있는지에 대한 연구는 전무한 상황이다. 본 논문에서는 기존 서킷방식의 음성서비스 대비 VoLTE 서비스의 상대적 원가효율성 규모를 분석하고, 이를 기초로 VoLTE 서비스 활성화 정도에 따른 음성서비스 요금 인하 여력이 얼마만큼 될 것인지를 계량적으로 분석하였다. 분석결과 첫째 음성통화량이 고정되어 있다는 가정하에 단기적으로는 VoLTE 서비스 제공을 위해 LTE망 구축 투자비 발생으로 인해 평균비용이 상승하나, VoLTE의 상대적 우수한 원가효율성에 따라 VoLTE 전환율이 높아질수록 음성서비스의 요금인하 여력이 발생되는 것으로 분석되었다. 둘째, 모든 음성통화량이 VoLTE로 전이될 경우 음성서비스 요금은 현재 요금 수준의 약 60%까지 인하될 여력이 존재하며, 이에 따라 데이터서비스 중심으로 과금하는 요금안의 정당성을 일부 확보할 수 있음을 증명하였다. 본 연구 결과를 통해 통신사업자에게는 요금전략 수립시 기초자료로 활용될 수 있으며, 정책적으로는 요금인하를 유도할 수 있는 정책자료로 활용될 수 있을 것으로 기대된다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2004년도 전력전자학술대회 논문집(2)
• /
• pp.839-841
• /
• 2004

This paper presents a SPMSM servo motor drive system using high performance TMS320 F281T DSP for the industrial application. This high performance DSP contains some special peripheral circuits such as PWM (Pulse Width Modulation) waveform generation circuit, Quadrature Encoder Pulse (QEP) generation circuit and Analog to Digital Converter (ADC) circuit. In this paper, a servo drive control system is constructed using high performance DPS for the overall system cost reduction and the size minimization.

• 대한기계학회:학술대회논문집
• /
• 대한기계학회 2000년도 추계학술대회논문집A
• /
• pp.829-836
• /
• 2000

High performance laser printer requires high speed scanning motor, which can operate up to 40,000 rpm. However, development of high speed scanning motor has been restricted due to the practical problems such as use of high speed bearing, compact circuit design and high cost. In this study, we designed a high speed scanner motor for use on laser scanning unit and discussed some design principles including the reduction method of cogging torque of the motor, development of hemispherical aerodynamic bearing, windage loss estimation, and operating circuit design to reduce noise.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2022년도 추계학술대회
• /
• pp.459-461
• /
• 2022

Network-on-Chip (NoC) 이 오프칩 네트워크 기반의 기존 병렬처리 시스템과 가장 크게 다른 점은 데이터 패킷 라우팅을 중앙 제어 방식(Centralized control scheme)으로 수행한다는 점이다. 이러한 환경에서 Best-effort 패킷 라우팅 문제는 데이터 패킷이 해당 코어에 도달 및 처리되는 시간을 Cost 로 하는 실시간 최소화 할당 문제(Assignment problem)가 된다. 본 논문에서는 할당 문제의 선형 대수 방정식에 대한 대표적인 연산 복잡도 저감 알고리즘인 헝가리안 알고리즘을 하드웨어 가속기 형태로 구현하였다. TSMC 0.18um 표준 셀라이브러리를 이용하여 논리 합성한 결과 헝가리안 알고리즘의 연산과정을 그대로 구현한 하드웨어 회로보다 Cost 분포에 대한 Case 분석을 통하여 구현한 것이 면적은 약 16%, Propagation delay는 약 52% 감소한 것으로 나타났다.

• 전력전자학회논문지
• /
• 제19권4호
• /
• pp.376-382
• /
• 2014

This paper proposes the pulse width modulation (PWM) control strategy for low-speed operation in the three-level neutral-point-clamped (NPC) inverters based on the bootstrap gate drive circuit. As a purpose of the cost reduction, several papers have paid attention to the bootstrap circuit applied to the three-level NPC inverter. However, the bootstrap gate driver IC cannot generate the gate signal to the IGBT for low-speed operation, because the bootstrap capacitor voltage decreases under the threshold level. For low-speed operation, the dipolar and partial-dipolar modulations can be the effective solution. However, these modulations have drawbacks in terms of the switching loss and THD. Therefore, this paper proposes the PWM control strategy to operate the inverter at low-speed and to minimize the switching loss and harmonics. The experimental results are presented to verify the validity on the proposed method.