• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제12권8호
• /
• pp.3542-3566
• /
• 2018

In this paper, we investigate a buffer-aided wireless powered cooperative communication network (WPCCN), in which the source and relay harvest the energy from a dedicated power beacon via wireless energy transfer, then the source transmits the data to the destination through the relay. Both the source and relay are equipped with an energy buffer to store the harvested energy in the energy transfer stage. In addition, the relay is equipped with a data buffer and can temporarily store the received information. Considering the buffer-aided WPCCN, we propose two buffer-aided relaying protocols, which named as the buffer-aided harvest-then-transmit (HtT) protocol and the buffer-aided joint mode selection and power allocation (JMSPA) protocol, respectively. For the buffer-aided HtT protocol, the time-averaged achievable rate is obtained in closed form. For the buffer-aided JMSPA protocol, the optimal adaptive mode selection scheme and power allocation scheme, which jointly maximize the time-averaged throughput of system, are obtained by employing the Lyapunov optimization theory. Furthermore, we drive the theoretical bounds on the time-averaged achievable rate and time-averaged delay, then present the throughput-delay tradeoff achieved by the joint JMSPA protocol. Simulation results validate the throughput performance gain of the proposed buffer-aided relaying protocols and verify the theoretical analysis.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제10권11호
• /
• pp.5343-5364
• /
• 2016

Considering the tradeoff between energy consumption and outage behavior in buffer-aided relay selection, a novel energy-efficient buffer-aided optimal relay selection scheme with power adaptation and Inter-Relay Interference (IRI) cancellation is proposed. In the proposed scheme, energy consumption minimization is the objective with the consideration of relay buffer state, outage probability and relay power control, in order to eliminate IRI. The proposed scheme selects a pair of optimal relays from multiple candidate relays, denoted as optimal receive relay and optimal transmit relay respectively. Source-relay and relay-destination communications can be performed within a time-slot, which performs as Full-Duplex (FD) relaying. Markov chain model is applied to analyze the evolution of relay buffer states. System steady state outage probability and achievable diversity order are derived respectively. In addition, packet transmission delay and power reduction performance are investigated with a specific analysis. Numerical results show that the proposed scheme outperforms other relay selection schemes in terms of outage behavior with power adaptation and IRI cancellation in the same relay number and buffer size scenario. Compared with Buffer State relay selection method, the proposed scheme reduces transmission delay significantly with the same amount of relays. Average transmit power reduction can be implemented to relays with the increasing of relay number and buffer size, which realizes the tradeoff between energy-efficiency, outage behavior and delay performance in green cooperative communications.

• 한국정보통신학회논문지
• /
• 제20권2호
• /
• pp.275-280
• /
• 2016

본 논문은 버퍼가 장착된 복수개의 중계기가 존재하는 연쇄적 데이터 중계 네트워크에서 각 중계기가 이미 복호에 성공한 정보를 활용하여 인접 중계기로부터의 간섭을 원천적으로 제거하는 새로운 중계 기법을 제안한다. 기존의 버퍼기반 중계 선택기술에서는 송신단으로부터 데이터를 수신할 중계기와 수신단으로 데이터를 전송할 중계기를 각각 하나씩 선택한다. 그러나 제안된 중계 기법에서는 수신단으로 데이터를 전송할 중계기가 선택된 후 나머지 모든 중계기들은 송신단으로부터 도착한 신호의 복호를 시도하고 복호에 성공한 모든 중계기들은 자신의 버퍼에 복호된 신호를 저장한다. 제안된 기법에서는 자신이 데이터를 전송했을 때, 자신의 신호가 수신단에 성공적으로 도착하면서 동시에 송신단으로부터 도착한 신호 복호에 성공하는 중계기의 수를 최대화하는 중계기가 선택된다. 컴퓨터 시뮬레이션을 통하여 제안된 중계기 선택 방식이 기존 중계기 선택 기법에 비해 훨씬 더 좋은 성능을 보이는 것을 확인한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 춘계학술대회
• /
• pp.51-53
• /
• 2015

본 논문에서는 버퍼가 장착된 복수 개의 중계기가 존재하는 연쇄적 데이터 중계 시스템에서 다수의 중계기에서 복호에 성공한 데이터를 활용하여 간섭을 원천적으로 제거할 수 있는 특징을 이용하는 새로운 중계기 선택 기법을 제안한다. 제안된 중계기 선택 기법에서는 수신단으로 데이터를 전송할 중계기는 데이터가 수신단에 잘 도착할 수 있고, 나머지 중계기들 중 송신단 신호를 성공적으로 복호할 수 있는 중계기의 수를 최대화하도록 선택된다. 컴퓨터 시뮬레이션을 통하여 제안된 중계기 선택 방식이 기존 중계기 선택 기법에 비하여 훨씬 더 좋은 성능을 보이는 것을 확인한다.

• 전기전자학회논문지
• /
• 제22권2호
• /
• pp.402-407
• /
• 2018

효과적인 링크선택은 릴레이 네트워크의 성능을 결정짓는 중요한 기술적 이슈이다. 본 논문은 릴레이 버퍼의 상태와 릴레이 링크 상태 뿐만 아니라 유저 버퍼의 상태까지 고려한 링크선택 방안을 제시하고 그 성능을 분석하기 위한 마코프 체인 기반의 분석 모델을 제시하였다. 이를 통해 릴레이 네트워크의 쓰루풋과 지연 성능을 평가하였다.

• 정보와 통신
• /
• 제33권4호
• /
• pp.92-98
• /
• 2016

본고에서는 5세대 이동통신 시스템의 유망기술 중 하나인 차세대 버퍼도움 (buffer-aided) 중계전송 기법의 핵심개념과 최신연구 동향에 대해서 알아본다. 먼저, 3개 노드로 구성되는 기본 중계기 네트워크에서 버퍼도움 중계전송의 원리와 관련 연구결과들을 살펴본다. 다음으로 다수 노드로 구성되는 다중 중계기 네트워크에서 기존 중계기 선택전송 기법 및 최신 버퍼도움 중계기 선택전송 기법에 대해서 비교하여 살펴본다. 마지막으로 차세대 버퍼도움 중계전송 기법응 다양한 환경에 적용한 응용 연구에 대해 살펴보고 본고를 마친다.

• 한국해양공학회지
• /
• 제9권2호
• /
• pp.83-88
• /
• 1995

In this paper, the solid modeller suitable for PC was developed for Top-down 3-D representation and analysis of fixed offshore structures. Also solid modelling and hidden line removal were conducted in order to visualize the offshore structures based on the scan line z-buffer algorithm.

• 한국통신학회논문지
• /
• 제33권4A호
• /
• pp.434-439
• /
• 2008

본 논문은 2세대 위성방송용 표준인 DVB-S2 (Digital Video Broadcasting - Second Generation) 에서 사용하는 대략적 주파수 동기회로를 효율적으로 설계하는 방법을 제안한다. DVB-S2에서 제거해야 하는 대략적인 주파수 오차는 심볼 전송률의 6.25%에 해당하며 심볼 전송률이 25Mspa일 경우 ${\pm}1.5625Mhz$에 달한다. 대략적인 주파수 오차 추정을 위한 데이터 도움방식 (Data-Aided) 의 알고리즘들을 분석하여 L&R (Luise & Reggiannini) 알고리즘이 복잡도와 추정성능 면에서 가장 효율적임을 밝혔다. 그러나 L&R 알고리즘도 여전히 곱셈기와 덧셈기를 다량으로 사용하므로 구현 복잡도가 매우 높다. 본 논문은 버퍼와 멀티플렉서를 이용한 직렬 상관도 연산구조를 제안한다. 제안된 구조는 기존의 구현 방법에 비해 하드웨어 복잡도가 약 92%정도 감소되었다. 제안된 구조는 Xilinx Virtex II FPGA에서 구현되어 검증되었다.

• Journal of Microbiology and Biotechnology
• /
• 제26권4호
• /
• pp.717-724
• /
• 2016

Methane (CH₄) is the most abundant component in natural gas. To reduce its harmful environmental effect as a greenhouse gas, CH₄ can be utilized as a low-cost feed for the synthesis of methanol by methanotrophs. In this study, several methanotrophs were examined for their ability to produce methanol from CH₄; including Methylocella silvestris, Methylocystis bryophila, Methyloferula stellata, and Methylomonas methanica. Among these methanotrophs, M. bryophila exhibited the highest methanol production. The optimum process parameters aided in significant enhancement of methanol production up to 4.63 mM. Maximum methanol production was observed at pH 6.8, 30℃, 175 rpm, 100 mM phosphate buffer, 50 mM MgCl₂ as a methanol dehydrogenase inhibitor, 50% CH₄ concentration, 24 h of incubation, and 9 mg of dry cell mass ml^-1 inoculum load, respectively. Optimization of the process parameters, screening of methanol dehydrogenase inhibitors, and supplementation with formate resulted in significant improvements in methanol production using M. bryophila. This report suggests, for the first time, the potential of using M. bryophila for industrial methanol production from CH₄.

• Journal of information and communication convergence engineering
• /
• 제20권2호
• /
• pp.137-142
• /
• 2022

Monolithic three-dimensional (M3D) logics such as M3D-NAND, M3D-NOR, M3D-buffer, M3D 2×1 multiplexer, and M3D D flip-flop, consisting of modularized M3D inverters (M3D-INVs), have been proposed. In the previous M3D logic, each M3D logic had to be designed separately for a standard cell library. The proposed M3D logic is designed by placing modularized M3D-INVs and connecting interconnects such as metal lines or monolithic inter-tier-vias between M3D-INVs. The electrical characteristics of the previous and proposed M3D logics were simulated using the technology computer-aided design and Simulation Program with Integrated Circuit Emphasis with the extracted parameters of the previously developed LETI-UTSOI MOSFET model for n- and p-type MOSFETs and the extracted external capacitances. The area, propagation delay, falling/rising times, and dynamic power consumption of the proposed M3D logic are lower than those of previous versions. Despite the larger space and lower performance of the proposed M3D logic in comparison to the previous versions, it can be easily designed with a single modularized M3D-INV and without having to design all layouts of the logic gates separately.