• 한국정보통신학회논문지
• /
• 제20권2호
• /
• pp.327-334
• /
• 2016

본 논문에서는 고성능 HEVC(High Efficiency Video Coding) 부호기를 위한 변환양자화기 하드웨어 구조를 제안한다. HEVC 변환기는 율-왜곡 비용을 비교하여 최적의 변환모드를 결정하지만 율-왜곡 비용은 변환과, 양자화, 역양자화 그리고 역변환을 통해 계산된 왜곡 값과 비트 량으로 결정된다. 따라서 상당히 많은 연산량과 소요시간이 필요하기 때문에 고해상도/고화질의 영상을 실시간으로 처리하는데 어려움이 따른다. 본 논문에서는 변환을 통한 계수의 합계를 비교하여 변환모드를 결정하는 방법을 제안한다. 성능 평가 지표는 BD-PSNR과 BD-Bitrate를 사용하였으며, 실험 결과를 토대로 영상의 화질에서 큰 변화 없이 신속하게 모드를 결정할 수 있음을 확인하였다. 제안하는 하드웨어 구조는 변환모드에 따라 다른 값을 동일한 출력에 할당하고 곱셈 계수가 최대한 중복되도록 구성하여 하드웨어 면적을 감소시키고 연속적인 파이프라인 동작으로 구현함으로써 성능을 높였으며, 기존의 제안된 논문에서 사용한 공정 대비 더 큰 공정을 사용한 것을 감안하여 면적은 1/2배 감소, 성능은 2.3배 증가하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.416-419
• /
• 2015

본 논문에서는 HEVC(High Efficiency Video Coding) 부호기의 실시간처리를 위한 효율적인 하드웨어 변환기 하드웨어 설계를 제안한다. HEVC 부호기는 율-왜곡 비용을 비교하여 변환 모드($4{\times}4$, $8{\times}8$, $16{\times}16$, $32{\times}32$)를 결정한다. 율-왜곡비용은 변환과, 양자화, 역양자화, 역변환을 통해 계산된 왜곡값과 비트량으로 결정되므로 상당한 연산량과 소요시간이 필요하다. 따라서 본 논문에서는 변환을 통한 계수의 합계를 비교하여 변환 모드를 결정하는 새로운 방법을 제안한다. 또한, 제안하는 하드웨어구조는 $4{\times}4$, $8{\times}8$, $16{\times}16$, $32{\times}32$ 변환 모드에 대한 공통 연산기와 멀티플렉서, 재귀 가감산기, 쉬프터 만으로 구현하여 연산량을 대폭 감소시켰다. 제안하는 변환 모드 결정 방법은 HM 10.0과 비교하여 BD-PSNR은 0.096, BD-Bitrate는 0.057 증가하였으며, 인코딩 시간은 약 9.3% 감소되었다. 제안된 하드웨어는 TSMC 130nm CMOS 표준 셀 라이브러리로 합성한 결과 최대 동작 주파수는 200MHz, 약 256K개의 게이트로 구현되었으며, 140MHz의 동작주파수에서 4K UHD급 해상도인 $3840{\times}2160@60fps$의 실시간 처리가 가능하다.

• 한국통신학회논문지
• /
• 제33권2C호
• /
• pp.192-199
• /
• 2008

Ultra-wideband (UWB) 시스템의 동기화에 대한 이제까지의 연구에서는 참조 신호와 다중경로 성분들 중 어느 한 성분과의 위상을 맞추는 것을 동기화라 정의하고 빠르게 동기화하는 기법에 대하여 연구하였다. 그러나 다중경로 성분들은 서로 다른 전력을 갖기 때문에, 동기화 이후 과정들에서, 낮은 전력을 갖는 다중경로 성분에서 동기화가 될 경우에는 좋지 않은 성능을 가지며, 높은 전력을 갖는 다중경로 성분에서 동기화 할 경우에는 좋은 성능을 갖는다. 일반적으로 첫 번째 다중경로 성분이 가장 큰 전력을 가지며, 따라서 첫 번째 다중경로 성분에서 동기화함으로서 동기화 이후 과정들의 성능을 향상시킬 수 있다. 본 논문에서는 첫 번째 다중경로 성분과 참조 신호의 위상이 맞았을 때를 동기화라 새롭게 정의하고, 최대 우도 (maximum-likelihood: ML) 방법을 이용하여 UWB 다중경로 채널에서 첫 번째 다중경로 성분을 찾기 위한 최적 결정 법칙을 유도하였으며, 동시에 이에 바탕을 둔 준 최적 결정 법칙을 제안하였다. 모의실험을 통해, 새로운 동기화의 정의에 따라 동기화하였을 때, 그렇지 않을 때보다 좋은 복조 성능을 갖는 것을 확인할 수 있었으며, 본 논문에서 제안된 최적 및 준 최적 결정 법칙은 기존 결정 법칙과 비교할 때 월등한 성능을 갖는 것을 확인할 수 있었다.

• 대한전자공학회논문지SP
• /
• 제42권6호
• /
• pp.149-158
• /
• 2005

본 논문에서는 동영상 컨텐츠의 위${\cdot}$변조, 불법사용 및 복제를 방지하기 위하여 비가시성과 공격에 대한 강인성을 동시에 만족하는 blind 워터마킹 방법을 제안하였다. 이 방법은 MPEG-2 동영상 압축시스템을 대상으로 하며, 이 압축시스템의 적응적 양자화에 부합하도록 양자화 스케일 코드에 따라 삽입할 워터마크 비트 수를 조절하도록 설계하였다. 워터마크의 삽입위치는 영상의 주파수 특성에 따라 삽입할 영상블록을 선정하고, 선정된 영상블록의 가로, 세로, 대각선의 주파수 특성과 블록내의 각 계수의 주파수 특성을 고려하여 계수를 선정하였다. 또한 각 계수에 삽입할 워터마크 비트 수는 양자화 스텝을 고려하여 결정하였다. 이 알고리즘은 C/C++ 언어로 구현하였으며, 자체 제작한 MPEG-2 시스템을 테스트 베드로 하여 비가시성과 강인성을 실험하였다. 실험결과 삽입한 워터마크의 비가시성이 충분히 만족되었고, 일반적인 공격방법에 대해 추출된 워터마크의 에러율이 $10\%$ 이하의 강인성을 보였다. 따라서 제안한 방법은 MPEG-2 시스템을 사용하는 동영상 압축, 특히 네트워크 적응적 압축이 필요한 응용분야에서 매우 유용하게 사용될 수 있으리라 사료된다.

• 한국시뮬레이션학회논문지
• /
• 제20권4호
• /
• pp.81-89
• /
• 2011

수중 모바일 ad-hoc 네트워크는 수중환경 감시, 재난방지, 해양자원 탐사, 해양생명체 탐구, 그리고 침몰선박 탐색과 같은 수중환경의 다양한 분야에서 유용하다. 수중 환경에서 다중 데이터 통신을 하기 위해서는 효율적인 Medium Access Control (MAC) 프로토콜의 설계가 필요하다. Aloha 프로토콜은 기본적이고 간단한 프로토콜의 하나지만, 충돌이 자주 발생하는 단점이 있다. 만약 RF 통신에서 충돌이 발생한다면, 재전송을 하여 이 문제를 해결할 수 있지만, 저주파를 사용하는 수중에서는 전송 속도가 느리기 때문에 재전송에 많은 어려움이 따른다. 따라서 충돌을 피하기 위해 MAC 프로토콜 기반의 Time Division Multiple Access(TDMA)가 사용되고 있지만, 기존 TDMA는 보낼 데이터가 없을 경우, 타임 슬롯을 쓰지 않는 문제점이 있다. 따라서, 본 논문에서는 보낼 데이터가 없을 경우, 짧은 "I Have No Data"(IHND)를 보냄으로써 타임 슬롯을 단축시키는 동적 TDMA 프로토콜 방식을 제안한다. 또한, 본 논문에서는 데이터 처리량과 채널 효율에 관련된 수학적 분석 모델을 제시하고 기존 TDMA 프로토콜과 비교함으로써 성능의 우수성을 검증한다.

• 한국전자파학회논문지
• /
• 제16권4호
• /
• pp.380-388
• /
• 2005

본 논문은 초광대역 통신 방식(Ultra Wide Band, UWB)의 하나인 임펄스 라디오 시스템에서 RF(Radio Frequency)필터의 군지연 차에 의한 펄스 신호의 왜곡과 펄스 신호 왜곡으로 인한 시스템 성능의 열화에 대해 분석하였다. 임펄스 라디오는 시간 영역에서 매우 짧은 지속 시간을 갖는 펄스 신호를 변조하여 송신한 후 수신단에서 송신 펄스와 동일한 펄스를 발생하여 상호 상관(cross correlation)을 구해 신호를 판별하게 된다. 이로 인해 군지연 차이로 인한 펄스 파형의 왜곡은 심각한 시스템 성능 열화를 야기할 수 있다. 특히 RF 필터는 공진을 이용한 특성으로 인해, 필터의 차단 특성이 우수할수록 더 큰 군지연 차이를 야기하며, 본 논문에서는 이러한 RF필터의 군지연 차이가 시간 영역에서 펄스 파형의 왜곡에 미치는 영향 및 시스템 성능 열화에 미치는 영향을 분석하였다. 본 논문은 2 단자 회로의 입출력 단이 이상적으로 매칭되어 있을 경우 소신호 산란계수 $S_{21}$이 필터의 전달 함수 $H(\omega)$ 임을 이용하여 임의의 필터를 설계 후 그 $S_{21}$을 구하고, 역 푸리에 변환을 구하여 입력 펄스 파형과 컨벌루션 적분을 통해 출력 파형을 구하였다. 또한 BPM(Bi-Phase Modulation) 및 PPM(Pulse Position Modulation) 변조 임펄스 라디오 시스템의 BER(Bit Error Rate)을 분석하여 RF 필터의 군지연 차이로 인한 시스템 성능의 열화를 분석하였다.

• 정보처리학회논문지C
• /
• 제9C권1호
• /
• pp.73-78
• /
• 2002

무선 ATM망에서 동적 슬롯할당을 행하기 위해서는 이동국(MT)에서 요구되는 슬롯량은 이동국의 트래픽 특성을 반영하는 동적 변수들(DPs)에 의해 예측된다. VBR 트래픽에서 슬롯할당은 시의존성 특성 및 서비스품질(QoS) 요구를 고려하여 이동국에서 행해진다. 본 논문에서는 동적 변수들-버퍼상태 정보와 버퍼상태 변화-이 대역내 신호방식으로 전송된다. 또한, 기지국(BS)은 각 이동국의 트래픽 특성을 고려하여 동적 슬롯할당을 수행한다 다시 말해서, 이동국 버퍼가 특정한 임계값을 넘으면 버퍼상태 정보는 기지국에게 '버퍼풀 상태'의 가능성을 알리며, 버퍼상태 변화는 이동국에게 입력 셀에 대한 버퍼상태의 변화를 알려준다 만약 버퍼상태 정보가 '낮음(임계값보다 큰 경우)'과 '급상승' 상태이면 셀 전송지연과 셀 손실이 발생하는 '버퍼풀'을 가져온다. 이때 기지국은 이동국에게 부가적인 슬롯을 할당하며 이동국은 버퍼내의 셀들을 전송한다. 시뮬레이션을 통해 제안된 방식이 EPSA 대역내 신호방식보다 샌 지연과 셀 손실에 대한 성능이 우수함을 보여준다.

• 정보처리학회논문지C
• /
• 제13C권7호
• /
• pp.803-812
• /
• 2006

본 논문에서는 저속의 무선 센서 네트워크(WSN: Wireless Sensor Network)에서 블록 FEC(Forward Error Correction) 알고리즘의 심볼 크기의 변화에 따른 802.11 MAC 프로토콜의 전송 효율과 전송 에너지를 해석적으로 분석한다. 블록 FEC 알고리즘은 심볼(symbol) 단위로 오류를 복원하므로, 주어진 무선 센서 채널에서 같은 FEC 체크 비트(check bit) 량을 사용하더라도 블록 FEC 알고리즘의 오류 패킷 복원률은 블록 FEC 심볼 크기에 의존적이다. 즉, 같은 양의 FEC 체크 비트를 사용하는 경우에, 연속된 군집 오류 길이는 작으면서 군집 오류가 자주 발생하는 채널에서는 작은 FEC 심볼이, 이에 반해 군집 오류의 길이는 크고 군집 오류 개수가 작은 군집적 분포를 보이는 채널에서 큰 FEC 심볼이 효율적이다. 심볼 크기의 영향을 평가하기 위해서 본 논문에서는 센서 노드 TIP50CM을 사용하는 WSN에서 수집한 패킷 트레이스를 기반으로 WSN 채널을 Gilbert 모델로 모델링하고, 심볼 크기가 다른 RS(Reed-Solomon) 코드를 생성하고 해석하기 위한 에너지를 측정하였다. 이러한 모델링된 채널과 각 RS 코드 생성과 해석 에너지를 이용하여 FEC 심볼 크기에 따른 RS FEC 코드를 채택한 802.11 MAC 프로토콜의 전송 효율과 전송 에너지를 계산하였다. 실제 측정 데이터와 해석적으로 계산한 데이터를 결합한 계산에 의하면 비슷한 FEC 체크 비트 량을 사용하더라도 FEC 심볼 크기에 따라 전송 효율은 최대 4.2%, 그리고 소요 에너지는 최대 35%의 차이가 발생한다.

• 방송공학회논문지
• /
• 제17권1호
• /
• pp.165-178
• /
• 2012

MPEG-2, MPEG-4와 같은 기존의 비디오 코덱에서는 인터 예측을 수행할 때 고정된 해상도의 움직임 벡터를 사용한다. 그러나 KTA 참조 소프트웨어에서는 움직임 벡터의 해상도를 슬라이스 단위로 선택하여 사용할 수 있는 기능을 지원한다. 그러나 선택된 하나의 움직임 벡터 해상도를 슬라이스 전체에 일괄적으로 적용하기 때문에 영상의 국지적인 특성을 반영하는데 어려움이 있다. 본 논문에서는 탐색 구간에 따라 적응적으로 움직임 벡터의 해상도를 결정하는 방법을 제안한다. 움직임 벡터의 탐색 영역을 움직임 벡터가 예측 움직임 벡터로부터 떨어진 거리에 따라 다수개의 구간으로 분할하고, 각 구간에 대하여 하나의 움직임 벡터 해상도를 할당하여 움직임 예측에 적용한다. 따라서 제안하는 방법의 부호화 효율은 각 구간을 분할하는 Threshold와 움직임 벡터를 부호화하는 엔트로피 코딩 방법에 영향을 받는다. HEVC의 참조 소프트웨어인 HM3.0을 이용하여 실험한 결과, Random Access 부호화 구조에서는 평균적으로 약 0.9%의 성능 향상을 얻을 수 있었으며, Low Delay 부호화 구조에 B picture를 적용한 경우는 약 0.6%, P picture를 적용한 경우에서는 약 2.7%의 평균 발생 비트량 감소를 확인할 수 있었다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제7권4호
• /
• pp.372-381
• /
• 2001

본 논문에서는 대한민국 표준 128비트 블록 암호알고리즘인 SEED를 하나의 FPGA에 사상될 수 있도록 설계한다. 이를 위해 VHDL을 이용하여 설계하고 회로는 라운드키 생성부, F함수부, G함수부, 라운드 처리부, 제어부, I/O부로 구성한다. 본 논문에서 SEED는 FPGA를 대상으로 설계하나 ASIC이나 코어(core)를 사용하는 설계 등에 응용될 수 있도록 구현대상을 정하지 않고(technology independent) 범용적으로 설계한다. SEED구조상 많은 하드웨어 자원을 필요로 하는 점 때문에 구현 시 자원제한에 의한 문제점을 최소화하기 위해 F함수부와 라운드 키 생성부에서 사용되는 G 함수를 각각 1개씩 구현하고 이를 순차적으로 사용함으로써 게이트 수를 최소화하여 부가적인 하드웨어 없이 모든 SEED알고리즘이 하나의 FPGA 내에 구현되도록 한다. SEED는 Altera FLEX10K100에서 구현할 경우 FPGA 사용률이 약 80%이고 최대 28Mhz clock에서 동작하여 14.9Mbps로 암호화를 수행할 수 있다. 설계된 SEED는 공정기술과 무관하고 공정기술의 변경에 따른 부가 하드웨어가 전혀 필요 없이 하나의 FPGA로 설계되었다. 따라서 SEED의 구현이나 이를 사용하는 시스템 제작 등에 쉽게 응용할 수 있으리라 사료된다.