• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.86-93
• /
• 2008

2.4 GHz 대역 완전차동 직접변환 수신기를 위한 저전력, 저잡음, 고선형성을 가지는 새로운 구조의 하이브리드 발룬(Hybrid Balun) 회로를 제안한다. 제안된 하이브리드 발룬은 수동형 트랜스포머(Passive Transformer)와 손실 보상용 보조 증폭기(Loss-compensating Auxiliary Amplifiers)로 구성된다. 트랜스포머와 보상용 증폭기 사이의 신호의 분리와 결합에 대한 설계 이슈들을 제시하였다. $0.18{\mu}m$ 공정으로 제작된 하이브리드 발룬은 수동형 발룬에 비해 2.4 GHz 대역에서 이득은 2.8 dB 높고 잡음지수는 1.9 dB 낮으며, 측정된 IIP3는 +23 dBm 이다. 전체 전력소모는 1.2 V 전원 전압에서 0.67 mA로서 저전력으로 구현되었다. 하이브리드 발룬 기술을 적용하여 설계된 무선센서노드용 CMOS 직접변환 수신기는 수동형 발룬을 사용했을 때 비해 0.82 mW의 추가 전력소모만으로 전체 잡음 지수를 현저히 낮출 수 있음을 확인하였다.

• 한국산학기술학회논문지
• /
• 제10권5호
• /
• pp.947-954
• /
• 2009

본 논문에서는 하이브리드 커플러를 이용하여 구성하는 종래의 평형전력증폭기의 입력측 반사전력을 별도의 보조증폭기의 입력으로 활용하여 성능을 개선한 새로운 구조의 평형전력증폭기를 제안한다. 평형증폭기 내의 개별 단일 증폭기의 정합이 완벽하지 못하므로 여기에서 반사된 전력이 하이브리드 커플러의 격리단자에서 터미네이션 시키는 것이 종래의 구성이었다. 본 논문에서는 격리단자에 터미네이션 대신 보조증폭기를 연결하여 누설전력이 입력되고, 보조증폭기의 출력이 최종적인 평형증폭기의 출력에 더해지므로 출력전력과 효율이 개선된다. 제시한 구조를 검증하기 위하여 종래의 평형전력증폭기와 제안된 평형전력증폭기를 실제 제작하고 측정한 결과를 보인다. 제시한 평형전력증폭기는 종래의 평형전력증폭기보다 약 3dB의 출력전력특성, 5.2%의 전력부가효율, 그리고 $5{\sim}10\;dBc$의 IMB3 개선효과를 갖는다.

• 전기전자학회논문지
• /
• 제23권2호
• /
• pp.403-406
• /
• 2019

We propose a low-loss on-chip transformer using an auxiliary primary part (APP) for an output matching network for fully integrated CMOS power amplifiers. The APP is designed using a fifth metal layer while the primary and secondary parts are designed using a sixth metal layer with a width smaller than that of the primary and secondary parts of the transformer to minimize the substrate loss and the parasitic capacitance between the primary and secondary parts. By adapting the APP in the on-chip transformer, we obtain an improved maximum available gain value without the need for any additional chip area. The feasibility of the proposed APP structure is successfully verified.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.859-862
• /
• 1998

An offset compensation scheme for rail-to-rail CMOS op-amps with complementary input stages is presented. Two auxiliary amplifiers are used to compensate for the offsets of NMOS and PMOS differnetial input stages, and ping-pong control is employed for continuous-time operation. Simulation and measurements resutls show that offsets are reduced about 20 times by this scheme.

• 전자공학회논문지C
• /
• 제35C권12호
• /
• pp.40-48
• /
• 1998

본 논문에서는 rail-to-rail 복합입력단을 갖는 증폭회로의 옵셋전압을 보상해주기 위한 방법을 제안하고 집적회로로 구현하였다. 두 개의 보조증폭회로와 옵셋보상 커패시터들을 사용하여 NMOS 차동쌍과 PMOS 차동쌍의 옵셋을 각각 보상하고, ping-pong control을 사용하여 연속시간 동작이 가능한 3V rail-to-rail CMOS 증폭회로를 설계하였다. 설계된 증폭회로를 0.8㎛ single-poly double metal CMOS 공정으로 제작한 후 성능을 측정한 결과, 옵셋보상후의 옵셋전압은 옵셋보상전에 비해 약 20배정도 감소하였다.

• 전자공학회논문지D
• /
• 제35D권10호
• /
• pp.13-21
• /
• 1998

휘드훠워드 선형 전력 증폭기에 사용하는 적응형 주 신호 제거회로의 주 신호 제거 특성을 해석하였으며 선형 증폭기의 특성을 개선하기 위한 주 신호 제거 오차 제어방법을 제안한다. 이 해석을 통해 정상상태에서 주 신호 제거 율을 정확하게 예측함으로써 부 증폭기의 규격조건 및 주 증폭기의 백 오프 조건 등을 계산할 수 있으며 효율 및 경제성을 고려한 휘드훠워드 선형 증폭기의 최적설계가 가능하다.