• 한국통신학회논문지
• /
• 제39B권12호
• /
• pp.873-875
• /
• 2014

본 논문은 네트워크 전체의 전력 소모를 줄이기 위해 제어 패킷의 소모를 줄이는 비동기 센서 MAC 프로토콜을 설계한다. 기존 비동기 방식의 X-MAC은 너무 많은 제어 패킷을 보낸다는 단점, PW-MAC은 다중 송신자와 단일 수신자 상황에서 데이터 패킷이 충돌한다는 단점이 있다. 본 논문에서는 두 프로토콜의 단점을 보완하여 수신자 기반(Receiver-Initiated)으로 동작하며, 송신자에 의해 제어 패킷을 생성하는 MAC 프로토콜을 제안한다. 본 문에서 NS2를 이용한 실험의 결과를 통해 전력 소모, 전달 지연, 평균 처리량이 기존 연구에 비해 향상됨을 확인했다.

• 전자공학회논문지SC
• /
• 제46권4호
• /
• pp.39-48
• /
• 2009

전역 클럭 없이 동작하는 비동기 순차 머신은 동기 순차 머신에 비해서 속도나 에너지 소비 면에서 장점을 지닌다. 본 논문에서는 불확실한 상태 천이를 가지는 입력/상태 비동기 머신을 위한 견실 제어기를 제안한다. 논문에서 고려하는 비동기 머신은 모델 불확실성, 내부 고장 등으로 인해서 일부 영역의 상태 천이 함수가 불확실하다. 이번 연구에서는 이러한 비동기 머신을 표현하는 유한 상태 머신 식을 제안한 후 일반화된 도달가능성 행렬을 이용하여 머신의 폐루프 동작이 주어진 정상적인 모델의 동작과 일치하도록 하는 비동기 제어기가 존재할 조건을 규명한다. 또한 기존 연구 결과를 바탕으로 비동기 제어기의 설계 과정을 기술하고 폐루프 시스템의 안정 상태 동작을 분석한다.

• 대한전자공학회논문지SD
• /
• 제40권5호
• /
• pp.321-334
• /
• 2003

GALS(Globally-Asynchronous Locally-Synchronous) 시스템은 대규모의 칩 설계 시에 설계의 용이성과 신뢰성을 확보할 수 있는 구조로 주목 받고 있다. 본 논문에서는 GALS 시스템에 필수적인 비동기 접속장치를 제안한다. 접속 장치는 크게 센더 모듈과 리시버 모듈로 구성되어 있으며, 센더 모듈에서는 부분적으로 내부 클록과는 무관하게 데이터 전송이 가능하다. 0.25um 공정의 게이트 레벨 표준 셀 라이브러리를 사용하여 설계하였고, 성능 향상 정도를 시뮬레이션을 통하여 예측할 수 있었다. 마지막으로, 접속장치를 장착한 GALS 구조의 예제 회로를 설계하여 올바르게 동작함을 확인하였다.

• 전자공학회논문지SC
• /
• 제45권4호
• /
• pp.1-10
• /
• 2008

본 논문에서는 비동기 순차 머신의 교정 제어 문제를 다룬다. 교정 제어는 머신의 동작을 주어진 모델의 동작과 일치시키도록 하는 모델 매칭을 실현하는 제어를 말한다. 본 논문의 주요 목적은 비동기 순차 머신이 추종해야 하는 모델의 형태가 비결정적일 때, 즉 여러 개의 결정적 모델의 합으로 주어질 때 교정 제어기를 설계하는 일이다. 본 논문에서는 먼저 비동기 순차 머신을 위한 교정 제어 시스템의 형태와 동작 원리를 설명하고 비결정 모델의 표현 방법을 제안한다 또한 교정 제어기 존재 조건을 표현하기 위해서 비동기 순차 머신과 비결정적 모델에 대한 도달가능성을 분석하고 예제를 통해서 분석 방법을 검증한다.

• 한국지능시스템학회논문지
• /
• 제25권2호
• /
• pp.139-146
• /
• 2015

본 논문에서는 교정 제어에 의한 스위칭 비동기 순차 머신의 모델 정합 문제를 다룬다. 스위칭 비동기 순차 머신은 스위칭 신호에 따라서 여러 개의 비동기 순차 머신 특성을 번갈아 가면서 가지는 시스템이라고 정의한다. 이번 연구에서 스위칭 시스템이 가질 수 있는 스위칭 시퀀스(sequence)는 일정하게 고정되어 있다고 가정한다. 제어 목적은 폐루프 시스템의 안정 상태 동작을 주어진 기준 모델과 일치시키는 교정 제어기의 존재조건을 규명하고 제어기를 설계하는 일이다. 이를 위해서 스위칭 비동기 머신이 가지는 도달가능성을 표현하는 새로운 skeleton 행렬을 도입하고 모델 정합 교정 제어기의 존재조건을 기술한다. 또한 사례 연구를 통해 스위칭 신호를 생성하면서 동시에 교정 제어 입력을 변화시키는 새로운 교정 제어 알고리듬을 예시한다.

• 한국정보통신학회논문지
• /
• 제9권8호
• /
• pp.1735-1740
• /
• 2005

SoC 설계에서는 많은 수의 IP 들이 하나의 칩에 집적되며 이들은 각각 서로 다른 주파수로 동작해야 가장 효율적으로 동작할 수 있다. 이러한 IP들을 연결하기 위해서는 비동기 클럭 동작 사이에 버퍼 역할을 할 수 있는 비동기 FIFO가 필수적이다. 그러나 아직 많은 수의 비동기 FIFO가 잘못 설계되고 있으며 이에 따른 비용이 심각하다. 이에 본 논문에서는 유효 비트 방식의 비동기 FIFO를 설계함으로써 비동기 회로에서 발생하는 metastability를 없애고 비동기 카운터의 오류를 수정함으로써 비동기 클럭들 사이에서 안전하게 데이터를 전송할 수 있는 FIFO 구조를 제안한다. 또한 이 FIFO 구조의 HDL 기술을 바탕으로 합성하여 다른 방식의 FIFO 설계와 비교 평가한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 춘계종합학술대회
• /
• pp.1038-1041
• /
• 2005

현재 SoC 설계에 사용되는 많은 IP들은 대부분 이들이 연결되는 버스 클럭과 주파수가 서로 다른 클럭을 사용하며 이를 위해서는 비동기 FIFO가 필수적이다. 그러나 아직 많은 수의 비동기 FIFO가 잘못 설계되고 있으며 이에 따른 비용이 심각하다. 이에 본 논문에서는 레지스터 기반의 비동기 FIFO를 유효비트를 사용하여 설계함으로써 비동기 회로에서 발생하는 metastability를 없애고 비동기 카운터의 오류를 수정함으로써 비동기 클럭들 사이에서 안전하게 데이터를 전송할 수 있는 FIFO 구조를 제안한다. 또한 이 FIFO 구조의 HDL 기술을 바탕으로 합성하여 다른 방식의 FIFO 설계 방식과 비교 평가한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2022년도 추계학술대회
• /
• pp.364-366
• /
• 2022

웹은 처리 속도가 다른 다양한 정보들을 함께 제공하기 위해 비동기식 웹 기술을 이용한다. 비동기 방식에서는 작업 완료 전에도 다른 이벤트에 응답할 수 있다는 장점이 있으나 일반적인 크롤러는 웹페이지의 방문 시점 정보를 수집함으로 비동기 방식으로 제공되는 정보를 수집하는 데 어려움이 있다. 또한 비동기식 웹 페이지는 페이지 내용이 변경되어도 웹 주소가 변하지 않는 경우도 많아 크롤링하는 데 어려움이 있다. 본 논문에서는 웹의 링크를 분석하여 비동기 방식 페이지 이동을 고려한 웹 크롤링 알고리즘을 제안한다. 제안한 알고리즘으로 비동기 방식으로 정보를 제공하는 TTA의 정보통신용어사전 정보를 수집할 수 있었다.

• 정보처리학회논문지C
• /
• 제10C권3호
• /
• pp.325-334
• /
• 2003

이동 클라이언트/서버 데이터베이스 시스템에서 클라이언트 캐쉬의 상태 정보가 없이 비동기적 캐쉬 무효화 기법을 사용하여, 읽기-전용 트랜잭션을 지역에서 처리한다면 비동기적 무효화 리포트는 완료를 요청한 이동 트랜잭션의 대기시간에 대해 보장을 해주지 않는 문제가 발생한다. 이 문제를 해결하기 위해, 본 논문에서는 두 가지 종류의 메시지 사용을 제안한다. 트랜잭션의 처리 지연을 줄이기 위한 비동기적 무효화 메시지와 완료를 요청한 트랜잭션의 대기 시간을 보장해 주기 위한 안내 메시지이다. 비동기 무효화 리포트는 자신을 나타내기 위한 일련번호를 가지며, 안내 메시지는 가장 최근에 브로드캐스트 된 무효화 메시지의 일련번호를 가진다. 이동 클라이언트는 이 메시지들의 일련번호를 사용하여 자신의 캐쉬에 대한 유효여부를 점검함으로 이동 트랜잭션의 대기시간에 대해 보장해준다.

• 한국산학기술학회논문지
• /
• 제13권7호
• /
• pp.3152-3159
• /
• 2012

본 논문은 비동기식 프로세서를 위한 새로운 명령어 레벨 소비 전력 모델을 제안한다. 최근까지 SoC에 내장되는 프로세서의 소비 전력을 예측하기 위한 다양한 소비 전력 모델들이 제안되었으나, 모두 동기식 프로세서들을 타겟으로 구현되었기 때문에 비동기식 프로세서에 적용할 경우 정확성이 떨어진다. 이러한 문제를 해결하기 위하여 비동기식 회로의 동작 특성을 반영한 새로운 비동기식 프로세서 소비 전력 모델을 제안하였다. 제안된 소비 전력 모델은 비동기식 8051 프로세서, A8051의 소비 전력 특성을 반영하여 구현되었고 게이트 레벨의 합성한 결과를 이용한 소비 전력 예측 결과와 비교하여 성능 평가를 수행하였다. 제안된 소비 전력 모델의 예측 결과는 게이트 레벨의 소비전력 측정 결과와 비교하여 90.7%의 정확도를 보였고, 1,900 배 이상 시뮬레이션 시간을 단축하였다.