• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2000년도 제15차 학술회의논문집
• /
• pp.259-259
• /
• 2000

In the recent, the size of hardware is smaller and the structure is simpler, without reducing the performance of the digital controller. Accordingly, the fixed-point arithmetic is very important in the digital controller. This paper presents simulation to apply the robust control algorithms to DVDR servo controller using the floating-point and fixed-point arithmetic from the matlab. Also, it analyses and compares the performance of control algorithms in the each of point calculation and presents a method for improvement of drop in the performance, quantization error and overflow/underflow from using the fixed-point arithmetic

• 한국초등수학교육학회지
• /
• 제16권1호
• /
• pp.125-143
• /
• 2012

이 연구는 학년이 상승하면서 초등학생들의 자연수 계산 오류가 어떤 양상을 띠며 변해 가는지를 알아보고, 이를 통해 효율적인 계산 지도를 위한 시사점을 도출하고자 시도되었다. 이를 위해 수도권의 한 초등학교 3, 4, 5, 6학년 580명을 대상으로, 동일한 뺄셈, 곱셈, 나눗셈 검사지를 풀게 하였으며, 미리 설정한 오류유형틀에 입각하여 학생의 오답 반응을 분석하였다. 학생들의 반응을 분석한 결과, 세 계산 영역에서 학년 상승에 따른 계산 수행능력의 향상이 통계적으로 유의미한 수치로 나타났으며, 계산 절차를 처음 배우는 시점에서 차년도까지의 향상 폭이 가장 큰 것으로 나타났다. 그러나 초등학생들의 계산 오류는 일회 혹은 이회 정도 반복되지만 삼회이상은 잘 반복되지 않는, 체계성이나 고착성이 비교적 낮은 것으로 드러났다. 마지막으로, 이러한 내용을 바탕으로 계산 지도의 효율성을 높이기 위한 지도 전략을 제안하였다.

• 한국정보통신학회논문지
• /
• 제16권4호
• /
• pp.771-777
• /
• 2012

본 논문에서는 공통 연산기(Common Operation Unit)를 이용한 CABAC의 이진 산술 부호화기를 제안한다. 제안한 공통 연산기는 모드에 상관없이 하나의 공통 연산기를 이용하여 산술 부호화 및 재정규화를 수행하는 이진 산술 부호화기의 하드웨어 구조를 단순하게 구현할 수 있다. 제안하는 CABAC의 이진 산술 부호화기는 Context RAM, Context Updater, Common Operation Unit, Bit-Gen으로 구성되며 매 클럭당 하나의 심볼이 부호화될 수 있는 4단 파이프라인으로 구성하였다. 제안한 CABAC의 이진 산술 부호화기는 기존 CABAC의 이진 산술 부호화기와 비교하여 게이트 수는 최대 47% 감소하였고, 동작 주파수는 최대 19% 성능이 향상됨을 확인하였다.

• Journal of Multimedia Information System
• /
• 제5권4호
• /
• pp.273-276
• /
• 2018

In video compression standards, the entropy coding is essential to the high performance compression because redundancy of data symbols is removed. Binary arithmetic coding is one of high performance entropy coding methods. However, the dependency between consecutive binary symbols prevents improving the throughput. For the throughput enhancement, a new probability model is proposed for encoding multi-symbols at one time. In the proposed method, multi-symbol encoder is implemented with only adders and shifters, and the multiplication table for interval subdivision of binary arithmetic coding is removed. Compared to the compression ratio of CABAC of H.264/AVC, the performance degradation on average is only 1.4% which is negligible.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1986년도 춘계학술발표회 논문집
• /
• pp.177-180
• /
• 1986

A high performance Butterfly Arithmetic Unit for FFT processor using two adders is proposed in this papers, which is Based on the distributed and merged arithmetic. Due to simple and easy architecture to implement, this proposed processor is well suited to systolic FFT processor. Simulation was performance using YSLOG (Yonsei logic simulator) on IBM AT computer, to verify logic. By using 3um double Metal CMOS technology,Butterfly arithmetic have been achieved in 1.2 usec.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.715-718
• /
• 2005

Mobile devices is getting to include more functions according to the demand of digital convergence. Applications based on 3D graphic calculation such as 3D games and navigation are one of the functions. 3D graphic calculation requires heavy calculation. Therefore, we need dedicated 3D graphic hardware unit with high performance. 3D graphic calculation needs a lot of complicated floating-point arithmetic operation. However, most of current mobile 3D graphics processors do not have efficient architecture for mobile devices because they are based on those for conventional computer systems. In this paper, we propose arithmetic units for special functions of lighting operation of 3D graphics. Transcendental arithmetic units are designed using approximation of logarithm function. Special function units for lighting operation such as reciprocal, square root, reciprocal of square root, and power can be obtained. The proposed arithmetic unit has lower error rate and smaller silicon area than conventional arithmetic architecture.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 1998년도 종합학술발표회논문집
• /
• pp.537-545
• /
• 1998

This paper is the research about a joint coding system of source and channel coding using VF(Variable-to-fixed length) arithmetic code and BCH code. We propose a VF arithmetic coding method with EDC( Error Detecting Capability) and a joint coding method in that the VF arithmetic coding method with EDC is combined with BCH code. By combining both the VF arithmetic code with EDC and BCH code. the proposed joint coding method corrects a source codeword with t-errors in decoding of BCH code and carries out a improvement of the EDC of a codeword with more than (t＋1)-errors in decoding of the VF arithmetic coding with EDC. We examine the performance of the proposed method in terms of compression ratio and EDC.

• 한국정보통신학회논문지
• /
• 제20권1호
• /
• pp.123-130
• /
• 2016

본 논문에서는 멀티미디어용 알고리즘을 고속으로 처리하기 위한 고성능 연산 회로를 설계하였다. 3단 파이프라인 구조로 동작하는 연산회로는 4개의 16-비트${\times}$16-비트 곱셈기의 효율적인 구성, 캐리 보존 형식 데이터에 대한 새로운 부호 확장 기법과 다수 개의 부분 곱셈 결과의 통합과정에 부호 확장을 제거하는 교정 상수 기법을 사용하여 복소수 데이터와 가변 길이 고정 소수점 데이터에 대한 38개의 연산을 처리할 수 있다. 설계한 프로세서는 45nm CMOS 공정에서 최대 동작 속도는 300 MHz이며 약 37,000 게이트로 구성되며 300 MCOPS의 연산 성능을 갖는다. 연산 프로세서는 높은 연산 속도와 응용 분야에 특화된 다양한 연산 지원으로 멀티미디어 프로세서에 효율적으로 응용 가능하다.

• 정보보호학회논문지
• /
• 제26권1호
• /
• pp.5-15
• /
• 2016

전력 분석 공격은 공격자가 암호 알고리즘이 수행되는 동안 발생하는 전력 신호를 분석하여 비밀정보를 알아내는 분석 기법이다. 이러한 부채널 공격의 대응기법으로 널리 알려진 방법 중 하나는 마스킹 기법이다. 마스킹 기법은 크게 불 마스킹 형태와 산술 마스킹 형태의 두 종류로 나뉜다. 불 연산자와 산술 연산자를 사용하는 암호 알고리즘의 경우, 연산자에 따라 마스킹의 형태를 변환하는 알고리즘으로 마스킹 기법을 적용 가능하다. 본 논문에서는 기존의 방식보다 더 적은 비용의 저장 공간을 이용하는 산술 마스킹에서 불 마스킹 변환 알고리즘을 제안한다. 제안하는 변환 알고리즘은 마스킹의 최하위 비트(LSB)의 경우 불 마스킹과 산술 마스킹이 같음을 이용하여 변환하려는 비트 크기와 같은 크기만큼 저장 공간을 사용하여 참조 테이블을 구성한다. 이로 인해 기존의 변환 알고리즘과 비교해 성능 저하 없이 더 적은 비용으로 변환 알고리즘을 설계할 수 있다. 추가로 제안하는 기법을 LEA에 적용하여 기존의 기법보다 최대 26.2% 성능향상을 보였다.

• 대한수학교육학회지:학교수학
• /
• 제11권4호
• /
• pp.567-581
• /
• 2009

이 연구는 영(0)이 계산오류를 유발한다는 점에 착안하여, 0이 초등학생들의 사칙계산 수행에 어느 정도로 영향을 미치는지 분석하고자 하였다. 이를 위해 A시의 한 초등학교 3,4,5,6학년 아동 222명을 대상으로 지필검사를 실시하였다. 지필검사의 내용은 한 자리 수를 대상으로 한 기초셈, 세로뺄셈, 세로곱셈, 세로나눗셈이었다. 검사 결과, 0이 초등학생들의 계산수행에 미치는 영향이 전 영역에 해당되는 것이 아니라 개별 주제에 해당되는 지엽적인 것으로 나타났다. 예를 들면, 곱셈 구구단에서 0단의 경우, 세로 뺄셈에서 0이 연속 2회 나오는 경우, 세로곱셈에서 0이 수의 중간에 있는 경우, 피제수나 제수에 0이 있는 세로나눗셈에서는 0이 과제 난도를 어느 정도 높이는 역할을 하는 것으로 나타났다. 또한 이들 개별 영역은 고학년에서도 그 비율이 상당하여 인위적인 교수학적 처방이 요구됨을 알 수 있었다.