• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 학술대회 논문집 정보 및 제어부문
• /
• pp.15-18
• /
• 2004

In this paper, it is implemented the monitoring system for TV advertisement using video watermark. The functions of an advertisement monitoring system are automatically monitoring for the time, length, and index of the on-air advertisement, saving the log data, and reporting the monitoring result. The performance of the video watermark used in this paper is tested for TV advertisement monitoring. This test includes LAB test and field test. LAB test is done in laboratory environment and field test in actually broadcasting environment. LAB test includes PSNR, distortion measure in image, and the watermark detection rate in the various attack environment such as AD/DA(analog to digital and digital to analog) conversion, noise addition, and MPEG compression The result of LAB test is good for the TV advertisement monitoring. KOBACO and SBS are participated in the field test. The watermark detection rate is 100% in both the real-time processing and the saved file processing. The average deviation of the watermark detection time is 0.2 second, which is good because the permissible average error is 0.5 second.

• 전기학회논문지
• /
• 제56권1호
• /
• pp.206-213
• /
• 2007

In this paper, The monitoring system for TV advertisement is implemented using video watermark. The functions of the advertisement monitoring system are monitoring the time, length, and index of the on-air advertisement, saving the log data, and reporting the monitoring result. The performance of the video watermark used in this paper is tested for TV advertisement monitoring. This test includes LAB test and field test. LAB test is done in laboratory environment and field test in actually broadcasting environment. LAB test includes PSNR, distortion measure in image, and the watermark detection rate in the various attack environment such as AD/DA(analog to digital and digital to analog) conversion, noise addition, and MPEG compression. The result of LAB test is good for the TV advertisement monitoring. KOBACO and SBS are participated in the field test. The watermark detection rate is 100% in both the real-time processing and the saved the processing. The average deviation of the watermark detection time is 0.2 second, which is good because the permissible average error is 0.5 second.

• 한국인터넷방송통신학회논문지
• /
• 제15권6호
• /
• pp.71-77
• /
• 2015

다중 모터를 효과적으로 제어하기 위하여 신호 측정 및 제어 알고리즘 수행 관련 스케쥴링 방법을 제안하고 제어 성능을 검토한다. 차량 내 전자제어시스템과 연계되어 동작하는 다중 모터 제어기는 CAN(Controller Area Network) 통신을 통하여 위치/속도 지령 값을 전달 받고 각 모터에 대한 위치/속도 제어, 전류 제어 등을 수행한다. 하나의 마이크로컨트롤러를 이용하여 다수 대 모터를 효과적으로 제어하기 위하여 내부 자원과 알고리즘 수행에 대한 적절한 스케쥴링이 중요하다. ADC(Analog to Digital Converter) 타이밍과 제어 알고리즘 수행 타이밍을 다양하게 변화시키며 실제 실험을 통하여 다중 모터 제어기의 성능을 분석한다.

• 대한방사선기술학회지:방사선기술과학
• /
• 제26권3호
• /
• pp.13-17
• /
• 2003

현대 병원들은 보다 나은 의료서비스를 위해 디지털 시스템을 갖추고자 노력하고 있다. 하지만, 아직도 많은 부분은 아날로그 시스템과 Film 출력에 의존하고 있다. 본 연구는 차량 이동형 흉부 전용 간접 촬영기에 디지털 영상 변환 장치와 이에 연동되는 X-ray 발생장치의 제어 시스템, 출력 시스템을 디지털시스템으로 변환, 연동시켰으며, 획득한 영상을 간접 촬영 전용프로그램에서 편리하게 판독 할 수 있도록 설계하여 임상에 적용시켰다. 이러한 과정에서 발생되는 문제점을 현실적으로 해결하였으며, 방사선사 입장에서 업무의 효율성을 높이고자 몇 가지 프로그램을 개발 적용하였다. 향후 미래지향적인 디지털의료 영상 시스템을 갖추기 위해 각종 프로그램과 시스템과도 연동이 되도록 설계하여 임상에 적용하여 우수성을 입증하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.689-692
• /
• 1999

This paper describes a 10-bit 75-MHz CMOS current-mode DAC designed for 0.8${\mu}{\textrm}{m}$ double-poly double-metal CMOS technology. This D/A converter is implemented using a current cell matrix that can drive a resistive load without output buffer. In the DAC. a current source is proposed to reduce the linearity error caused by the threshold-voltage variations over a wafer and the glitch energy caused by the time lagging, The integral and differential linearity error are founded to be within $\pm$0.35 LSB and $\pm$0.31 LSB respectively. The maximum conversion rate is about 80 MS/s. The total power dissipation is 160 ㎽ at 75 MS/s conversion rate.

• 전자공학회논문지B
• /
• 제33B권3호
• /
• pp.62-68
• /
• 1996

A CMOS transmitter ASIC for the ATM switching system etc., was designed to transmit 155.52 Mbps serial data transformed from 19.44 Mbps parallel data. 155.52 MHz clock for synchronization of data is genrated using reference 19.44 MHz clock by an analog PLL while parallel to serial data conversion is done by a digital circuit. Circuit simulations confirm that PLL locking and data conversion are accomplished successfully. The area of the designed ASIC chip is 1.3${\times}1.0mm^2$. The locking time and the power consumption of the chip are about 600 nsec and less than 150 mW, respectively.

• 산업기술연구
• /
• 제25권A호
• /
• pp.183-189
• /
• 2005

In precision instrumentation system, an A/D conversion of signal conditioning has some problems.; offset and drift errors with environmental situation. This paper suggested a development of the Multi-Channel A/D Data Acquisition System and a method of the evaluation and the temperature compensation for the A/D converters with the specific analog and digital circuit including the software. Also, we have designed a hardware and a software filters with smart algorithm for better signal processing of the proposed system. Software approach was adopted to obtain the stable data from A/D converter. As shown in our experimental works, the proposed system is expected to be used in the industrial field where a high precision measurement is required.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.545-548
• /
• 2004

The paper describes the design of high-speed, high-resolution Sample-and-Hold circuit which shows the conversion rate 80MHz and the power supply of 3.3v with 0.35um CMOS 2-poly 4-metal process for high-speed, high resolution Analog-to-Digital Converter. For improving Dynamic performance of Sample-and-Hold, Two Double bootstrap switch and high performance operational amplifier with gain booster, which are used. and For physical stability of Sample and Hold circuit, reduces excess voltage of gate in bootstrap switch. Simulation results using HSPICE shows the SFDR of 71dB, 75dB in conversion rate of 80MHz result for two inputs(0.5Vpp, 10MHz and 1Vpp, 10MHz) and the power dissipation of 48mW at single 3.3V supply voltage.

• 한국콘텐츠학회논문지
• /
• 제13권4호
• /
• pp.23-34
• /
• 2013

본 연구는 2012년 12월을 기준으로 디지털 전환이 완료된 시점에서 우리나라 유료방송 가입가구의 약 절반에 해당하는 가구가 디지털 전환의 수혜를 입지 못하는 초유의 사태가 여전히 진행 중이며, 이로 인해 구체적인 대안으로 떠오르고 있는 클리어 쾀과 8VSB 전송방식의 도입이 과연 타당한가에 대해 검토하고자 했다. 검토결과, 별도의 셋톱박스가 필요없는 클리어 쾀과 8VSB 방식은 사업자와 시청자의 경제적 부담을 덜어주고, 디지털 기술에 소외되기 쉬운 정보소외 계층을 포함시킬 수 있다는 장점이 있지만 전체 유료시장이 저가화되거나 콘텐츠 사업자의 저작권을 침해하는 등 콘텐츠 산업에 부정적인 영향을 미칠 것이라는 문제가 수반된다. 이로 인해 정부는 최소한의 수혜가구와 최소 채널을 지정해서 디지털 전환에 차질이 없되 관련 사업에 피해가 가지 않는 방향으로 정책적 목표를 설정할 필요가 있지만 상기한 우려가 쉽게 사라지지 않은 상황이다. 이에 대해 방통위는 한시적으로 두 가지 방법에 대해 개방적인 태도를 취할 필요가 있으며, 디지털 전환이 어느 정도 완성된 시점에서는 재고해야 할 것으로 판단된다.

• 한국조명전기설비학회지:조명전기설비
• /
• 제11권1호
• /
• pp.114-122
• /
• 1997

본 연구에서는 계량 설비에 사용되는 스마트형 디지털 로드셀을 개발하였다. 로드셀 센서는 중량의 변화에 대해 매우 민감하여햐 하므로 정밀한 A/D변환을 위하여 온도 안정성, 낮은 드리프트 특성 그리고 분해능이 우수하여야 한다. 단일칩 마이크로프로세서에 의해 제어되는 고안된 아날로그 회로로써 OP엠프 오프셋과 드리프트 특성을 저감시키며 소프트웨어 알고리즘에 의해 안정되고 정밀한 A/D 변환이 가능하도록 디지털 로드셀을 설계하였다. 또한 RS-485통신 방식으로 로드셀을 제어하고 보정용 데이터와 제어 데이터를 기억시키는 기능들도 포함하였다. 시뮬레이션과 실측 평가를 통하여 개발된 로드셀의 우수성을 입증하였으며, 본 연구의 결과는 원격계량 센서로서 계량 설비 분야에 유용한 활용이 기대된다.