• 제목/요약/키워드: adaptive bin

검색결과 81건 처리시간 0.025초

구조 최적화에서 적응 시뮬레이티드 애닐링의 냉각변수에 대한 연구 (A Study of Cooling Schedule Parameters on Adaptive Simulated Annealing in Structural Optimization)

  • 박정선;정석훈;지상현;임종빈
    • 한국항공우주학회지
    • /
    • 제32권6호
    • /
    • pp.49-55
    • /
    • 2004
  • 컴퓨터 성능의 향상으로 통계학적 최적화기법이 구조설계최적화에 시도되고 있다. 통계학적 최적화 가법 중 시뮬레이티드 애닐링 기법도 구조 최적화 분야에 적용되기 시작하였다. 시뮬레이티드 애닐링, 불쯔만 애닐링, 패스트 애닐링, 어댑티브 시뮬레이티드 애닐링을 적용하여, 트러스 구조물의 최적화에 적용시켜 목적함수를 향상시키고 함수계산량을 감소시키도록 하였다. 특히 알고리즘 중에서 수렴성과 목적함수의 우수성을 구현하기 위하여 어댑티브 시뮬레이티드 애닐링의 냉각스케줄의 냉각변수를 다양하게 적용하여 트러스 구조물을 최적화하였다. 또한 볼쯔만 애닐링과 어댑티브 시뮬레이티드 애닐링을 복합한 냉각스캐줄로 10부재와 25부재 트러스 구조물의 최적화도 수행하여 보았다.

전파 인지 네트워크에서 전력 제어를 위한 게임 알고리즘 (Game Algorithm for Power Control in Cognitive Radio Networks)

  • 노창배;닐리메쉬 할더;송주빈
    • 한국항행학회논문지
    • /
    • 제13권2호
    • /
    • pp.201-207
    • /
    • 2009
  • 게임 이론을 적용한 기술은 전파 인지 시스템에서 전파 자원을 효율적으로 이용할 수 있는 유용한 방법으로 그 연구가 활발히 진행되고 있다. 전파 자원 관리 시스템은 그 효율성에 따라서 전파 통신 시스템의 성능을 좌우하게 되므로 효율적인 알고리즘의 연구가 요구된다. 본 논문에서는 이러한 분산 전력 제어가 적응적으로 구현되도록 하기 위하여 게임 이론을 적용한 새로운 시도를 해석적으로 제안하였다. 기존의 연구 결과들은 전력 제어를 게임 이론적으로 해석하는 가능성만을 보인 반면, 본 논문에서는 전파 인지 네트워크에서 네쉬 균형 (Nash Equilibrium)을 구하는 구체적인 알고리즘을 제안하였다. 네트워크에 접속된 부사용자들이 공동으로 만족하는 네쉬 균형 즉, 최적 전력 제어를 달성하도록 하는 방법을 제안하였다. 특히, 전파 인지 네트워크가 DSSS (Direct Sequence Spread Spectrum) 기술을 사용할 경우를 가정하여 이에 대한 적응적 전력 제어를 위한 게임 이론적 모델을 적용하였다. 게임 이론적인 알고리즘을 적용한 결과 DSSS 네트워크에서 K=63이고 N=12인 경우 네쉬 균형에 도달하기 위한 반복 횟수가 최대 200 이하인 결과를 보였다.

  • PDF

An adaptive delay compensation method based on a discrete system model for real-time hybrid simulation

  • Wang, Zhen;Xu, Guoshan;Li, Qiang;Wu, Bin
    • Smart Structures and Systems
    • /
    • 제25권5호
    • /
    • pp.569-580
    • /
    • 2020
  • The identification of delays and delay compensation are critical problems in real-time hybrid simulations (RTHS). Conventional delay compensation methods are mostly based on the assumption of a constant delay. However, the system delay may vary during tests owing to the nonlinearity of the loading system and/or the behavioral variations of the specimen. To address this issue, this study presents an adaptive delay compensation method based on a discrete model of the loading system. In particular, the parameters of this discrete model are identified and updated online with the least-squares method to represent a servo hydraulic loading system. Furthermore, based on this model, the system delays are compensated for by generating system commands using the desired displacements, achieved displacements, and previous displacement commands. This method is more general than the existing compensation methods because it can predict commands based on multiple displacement categories. Moreover, this method is straightforward and suitable for implementation on digital signal processing boards because it relies solely on the displacements rather than on velocity and/or acceleration data. The virtual and real RTHS results show that the studied method exhibits satisfactory estimation smoothness and compensation accuracy. Furthermore, considering the measurement noise, the low-order parameter models of this method are more favorable than that the high-order parameter models.

Hardware Implementation of HEVC CABAC Binarizer

  • Pham, Duyen Hai;Moon, Jeonhak;Lee, Seongsoo
    • 전기전자학회논문지
    • /
    • 제18권3호
    • /
    • pp.356-361
    • /
    • 2014
  • This paper proposes hardware architecture of HEVC (high efficiency video coding) CABAC (context-based adaptive binary arithmetic coding) binarizer. The proposed binarizer was designed and implemented as an independent module that can be integrated into HEVC CABAC encoder. It generates each bin string of each syntax element in a single cycle. It consists of controller module, TU (truncated unary binarization) module, TR (truncated Rice binarization) module, FL (fixed length binarization) module, EGK (k-th order exp-Golomb coding) module, CALR (coeff_abs_level_remaining) module, QP Delta (cu_qp_delta_abs) module, Intra Pred (intra_chroma_pred_mode) module, Inter Pred (inter_pred_idc) module, and Part Mode (part_mode) module. The proposed binarizer was designed in Verilog HDL, and it was implemented in 45 nm technology. Its operating speed, gate count, and power consumption are 200 MHz, 1,678 gates, and 50 uW, respectively.

Data hiding in partially encrypted HEVC video

  • Xu, Dawen
    • ETRI Journal
    • /
    • 제42권3호
    • /
    • pp.446-458
    • /
    • 2020
  • In this study, an efficient scheme for hiding data directly in partially encrypted versions of high efficiency video coding (HEVC) videos is proposed. The content owner uses stream cipher to selectively encrypt some HEVC-CABAC bin strings in a format-compliant manner. Then, the data hider embeds the secret message into the encrypted HEVC videos using the specific coefficient modification technique. Consequently, it can be used in third-party computing environments (more generally, cloud computing). For security and privacy purposes, service providers cannot access the visual content of the host video. As the coefficient is only slightly modified, the quality of the decrypted video is satisfactory. The encrypted and marked bitstreams meet the requirements of format compatibility, and have the same bit rate. At the receiving end, data extraction can be performed in the encrypted domain or decrypted domain that can be adapted to different application scenarios. Several standard video sequences with different resolutions and contents have been used for experimental evaluation.

Hardware Implementation of HEVC CABAC Binary Arithmetic Encoder

  • Pham, Duyen Hai;Moon, Jeonhak;Kim, Doohwan;Lee, Seongsoo
    • 전기전자학회논문지
    • /
    • 제18권4호
    • /
    • pp.630-635
    • /
    • 2014
  • In this paper, hardware architecture of BAE (binary arithmetic encoder) was proposed for HEVC (high efficiency video coding) CABAC (context-based adaptive binary arithmetic coding) encoder. It can encode each bin in a single cycle. It consists of controller, regular encoding engine, bypass encoding engine, and termination engine. The proposed BAE was designed in Verilog HDL, and it was implemented in 180 nm technology. Its operating speed, gate count, and power consumption are 180 MHz, 3,690 gates, and 2.88 mW, respectively.

분산전원용 적응형 과전류 계전기 (Adaptive Over Current Relay for power systems having Decentralized Generator)

  • 김형규;송황빈;안종필;정철현;강상희
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2008년도 제39회 하계학술대회
    • /
    • pp.195-196
    • /
    • 2008
  • Output of wind generators are changed by windy level. The change of the output also affects the amplitude of fault current. And this fault current causes OCR's mal-operation. To solve the problem, this paper adopts that Over Current Relay adapted for Decentralized generator algorithm.

  • PDF

조직변화에 유연한 지능형 워크플로우 자동화 시스템: K-WFMS (K-WFMS: An Intelligent Workflow Management System for Changing Organization)

  • 이하빈;박성주
    • Asia pacific journal of information systems
    • /
    • 제11권3호
    • /
    • pp.149-164
    • /
    • 2001
  • In this paper, an adaptive workflow management system, called K-WFMS, is proposed. The K-WFMS integrates database system and knowledge-based system to automate business processes that are executed with complex and various business rules such as task scheduling, role resolution, and exception handling rules. The K-WFMS is adaptable in the sense that it allows its users to change workflow schema in the course of workflow execution as well as it provides rule-based modeling constructs to handle predictable exceptions during workflow modeling. The overall architecture and implementation of K-WFMS are explained, and the change propagation mechanism to maintain validity of workflow model is suggested.

  • PDF

SOGI-PLL 기반 계통연계 LCL 인버터의 주파수 적응형 전류 제어기 (SOGI-PLL-Based Frequency-Adaptive Current Controller for an LCL-Filtered Grid-Connected Inverter under Distorted Grid Environment)

  • 김유빈
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2020년도 추계학술발표대회
    • /
    • pp.542-544
    • /
    • 2020
  • 최근 분산전원 시스템의 증가로 인해 계통연계 인버터의 사용이 꾸준하게 증가해 왔다. 계통연계 인버터의 제어를 위해 많이 사용되는 PI 제어기는 구조가 간단하여 제어기 구성이 쉽다는 장점이 있지만 계통 전압에 예상치 못한 전압 외란이 발생할 경우 전류 품질이 떨어지는 단점을 가지고 있다. 이를 극복하기 위해 본 논문에서는 LCL 필터를 사용하는 계통연계 인버터의 상태공간 모델을 이용하여 공진제어기와 적분제어기가 결합된 전 상태궤환 제어기법을 제시한다. 또한 계통외란과 주파수 변동으로 인해 발생하는 주파수 검출성능 향상을 위해 SOGI-PLL을 사용하여 시스템의 안정성을 보장한다. 제안된 기법의 타당성과 성능이 PSIM 시뮬레이션을 통하여 입증된다.

신경회로망을 이용한 엔드-밀 공정에서의 채터검지 (Detection of Chatter Vibration in End-Mill Process by Neural Network Methodology)

  • 정의식;고준빈;김기수
    • 한국정밀공학회지
    • /
    • 제12권10호
    • /
    • pp.149-156
    • /
    • 1995
  • This paper presents a method of detecting chatter vibration in end-mill process. The detecting system consists of an adaptive signal processing scheme which uses an autore- gressive time-series model and a neural network is proposed and is verified its effectiveness by using acceleration and cutting force signals recorded during slotting in end-mill operations. Expeerimental results indicate that the proposed system provides excellent detection when chatter is occured within the ranges of cutting conditions considered in this study and an effectiveness of the integration of signals is confirmed.

  • PDF