• 한국전자파학회논문지
• /
• 제26권2호
• /
• pp.135-147
• /
• 2015

전자 산업에서의 소형화와 디지털화에 따라 적층 세라믹 커패시터(Multi-Layer Ceramic Capacitors: MLCC) 또한 DC Blocking, 디커플링, 필터링 등의 기능이 이에 부응하여 그 수요가 꾸준히 증가해왔다. 이에 따라 MLCC의 등가회로를 모델링하는 기법이 많이 연구되었는데, 지금까지의 연구를 살펴보면 대부분이 소자의 주파수 특성을 측정한 후, 그 결과를 바탕으로 소자를 모델링하므로 제작 과정과 측정 과정에서 물질적, 시간적 손실을 수반한다. 이를 해결하기 위한 방법으로 본 논문에서는 구조 정보와 물질 정보로부터 설계단계에서 MLCC의 임피던스 특성을 예측할 수 있는 모델링 방법을 제시한다. 미분 방정식으로 표현되는 결합 전송선로 방정식으로부터 임의의 N개 층을 가지는 다층 평판 커패시터(N-Layer Capacitor)의 임피던스를 구조 정보와 물질 정보의 수식으로 표현할 수 있음을 보였다. 이렇게 정의된 임피던스 수식으로부터 임의의 구조 정보와 물질 정보를 가지는 MLCC의 임피던스를 예측하였으며, EM 시뮬레이션 결과와 비교하였다. 그 결과, 제시한 임피던스 예측 모델링 결과와 측정 결과가 잘 일치하였고, EM 시뮬레이션보다 훨씬 빠르게 예측 결과를 얻을 수 있음을 보였다.

• Journal of Electrical Engineering and Technology
• /
• 제10권4호
• /
• pp.1621-1625
• /
• 2015

Power quality has always been a concern of power engineers. Certainly an argument can be successfully made that most parts of power engineering have the ultimate objective to improve power quality. AC motors were widely used in industrial and domestic applications. Generally, AC motors were of two types: Induction and Synchronous motors. In motor many parameters like different load cycling, switching, working in hot weather and unbalances creates harmonics which creates major reasons for temperature rise of the motors. Due to high peak value of voltage, harmonics can weaken insulation in cables, windings and capacitors and different electronic components. Higher value of harmonics increase the motor current and decrease the power factor which will reduce the life time of the motor and increase the overall rating of all electrical equipments. Harmonics reduction of all the motors in India will save more power. Coating of windings of the motor with nano fillers will reduce the amount of harmonics in the motor. Based on the previous project works, actions were taken to use the enamel filled with various nano fillers for the coating of the windings of the different AC motors. Ball mill method was used to convert the micro particles of Al₂O₃, SiO₂, TiO₂, ZrO₂ and ZnO into nano particles. SEM, TEM and XRD were used to augment the particle size of the powder. The synthesized nano powders were mixed with the enamel by using ultrasonic vibrator. Then the enamel mixed with the nano fillers was coated to the windings of the several AC motors. Harmonics were measured in terms of various indices like THD, VHD, CHD and DIN by using Harmonic analyzer. There are many other measures and indices to describe power quality, but none is applicable in all cases and in many instances, these indices may hide more than they show. Sometimes power quality indices were used as a basis of comparison and standardization. The efficiency of the motors was increased by 5 – 10 %. The thermal withstanding capacity of the motor was increased by 5º to 15º C. The harmonics of the motors were reduced by 10 – 50%.

• 한국산학기술학회논문지
• /
• 제17권7호
• /
• pp.42-48
• /
• 2016

본 논문에서는 플라이백 DC-DC 컨버터에 사용되는 출력전압 정보를 보다 정확하게 감지하는 피크검출기를 집적회로로 설계하였다. 제안하는 피크검출기의 회로는 하나의 op-amp와 세 개의 트랜지스터로 이루어져 있다. 제안하는 회로는 단순한 구조로 이루어져 있기 때문에 제안하는 회로는 출력전압을 감지하는 과정에서 지연시간을 최소화 할 수 있다. 회로에서 op-amp와 몇 개의 트랜지스터를 사용함으로써, 제안하는 피크검출기가 종래의 커패시터와 다이오드로 설계된 피크검출기를 대신해 칩의 집적화가 가능해지고, 플라이백 컨버터의 모듈을 구성하는 소자가 트랜지스터로 대체되고 칩의 면적이 줄어들어 가격을 줄일 수 있다. 제안하는 회로는 0.35 um CMOS 공정을 이용하여 칩으로 제작하여 측정하였고, 칩 측정결과 모의실험결과와 잘 일치함을 보였다. 시뮬레이션 결과 사인파의 입력신호를 출력신호가 최대 0.3 ~ 3.1 %의 오차 범위 내에서 피크전압을 유지하는 것을 확인하였다. 칩 측정결과 모의실험결과와 잘 일치함을 보였다. 제안하는 회로의 결과를 통하여 종래의 피크검출기 회로의 좋지 않은 레귤레이션을 향상시키기 위하여 높은 플라이백 컨버터의 동작을 보일 수 있다. 플라이백 컨버터의 출력전압을 정확하게 감지하여 안정적인 컨버터 동작을 할 수 있을 것으로 사료된다.

• 한국전기전자재료학회논문지
• /
• 제17권1호
• /
• pp.7-15
• /
• 2004

The ferroelectric SBT thin films as a material of capacitors for non-volatile FRAMs have some problems that its remanent polarization value is relatively low and the crystallization temperature is quite high abovc 80$0^{\circ}C$. Therefore, in this paper, SBTN solution with S $r_{0.9}$B $i_{2.1}$T $a_{1.8}$N $b_{0.2}$$O_{9}$ composition was synthesized by sol-gel method. Sr(O $C_2$ $H_{5}$)$_2$, Bi(TMHD)$_3$, Ta(O $C_2$ $H_{5}$)$_{5}$and Nb(O $C_2$ $H_{5}$)$_{5}$ were used as precursors, which were dissolved in 2-methoxyethanol. SBTN thin films with 200 nm thickness were deposited on Pt/Ti $O_2$/ $SiO_2$/Si substrates by spin-coating. UV-irradiation in a power of 200 W for 10 min and rapid thermal annealing in a 5-Torr-oxygen ambient at 76$0^{\circ}C$ for 60 sec were used to promote crystallization. The films were well crystallized and fine-grained after annealing at $650^{\circ}C$ in oxygen ambient. The electrical characteristics of 2Pr=11.94 $\mu$C/$\textrm{cm}^2$, Ps＋/Pr＋=0.54 at the applied voltage of 5 V were obtained for a 200-nm-thick SBTN films. This results show that 2Pr values of the UV irradiated and rapid thermal annealed SBTN thin films at the applied voltage of 5 V were about 57% higher than those of no additional processed SBTN thin films. thin films.lms.s.s.

• 전자공학회논문지C
• /
• 제36C권5호
• /
• pp.27-37
• /
• 1999

비냉각 열상장비의 핵심 부품으로 사용되는 InfraRed Focal Plane Array(IRFPA)용 CMOS ReadOut IC (ROIC)를 설계하였다. 설계된 ROIC는 64×64 배열의 Barium Strontium Titanate(BST) 적외선 검출기에서 검출되는 신호를 받아 이를 적절히 증폭하고 잡음제거 필터링을 거쳐 pixel 단위로 순차적으로 출력하는 기능을 수행하며, 검출기 소자와의 임피던스 매칭, 저잡음 및 저전력 소모, 검출기 소자의 pitch 등의 사양을 만족하도록 설계되었다. 검출기 소자와 전치 증폭기 사이의 임피던스 매칭을 위해 MOS 다이오드 구조를 기본으로 하는 새로운 회로를 고안하여 적용함으로써 표준 CMOS 공정으로 구현이 가능하도록 하였다. 또한, tunable 저역통과 필터를 채용하여 신호대역 이상의 고주파 잡음이 제거되도록 하였으며, 단위 셀 내부에 클램프 회로를 삽입하여 출력신호의 신호 대 잡음비가 개선되도록 하였다. 64×64 IREPA ROIC는 0.65-㎛ 2P3M (double poly, tripple metal) N-Well CMOS 공정으로 설계되었으며, 트랜지스터, 커패시터 및 저항을 포함하여 약 62,000여개의 소자로 구성되는 코어 부분의 면적은 약 6.3-{{{{ { mm}_{ } }}}}×6.7-{{{{ { mm}_{ } }}}}이다.

• 전자공학회논문지
• /
• 제54권8호
• /
• pp.107-114
• /
• 2017

본 논문에서는 3상 4선식 전력계통에서 새로운 전압제어 방식의 역률보상시스템을 제안한다. 제안하는 전압제어 방식의 역률보상시스템은 슬라이닥을 이용하여 가변되는 출력전압을 커패시터에 인가하는 것으로 보상에 필요한 무효전력을 생성한다. 기존의 커패시터 뱅크 방법을 이용하는 역률보상시스템은 선택 가능한 커패시터 용량이 한정되어 있어 부하 상황에 따라 역률보상 오차가 발생하지만, 제안 시스템은 변화하는 부하를 추종하여 오차 없이 역률을 100%까지 보상할 수 있다. 본 논문에서는 3상 4선식 전력계통에서 전압제어 방식의 역률보상시스템과 제어 알고리즘을 개발하였고 모의실험과 실험을 통해 성능을 확인한다. 제안 시스템을 수용가에 설치할 경우 역률 개선을 통한 전기료 감소, 선로손실 감소, 부하 용량 증대 효과가 기대된다. 특히 발전 사업가 측에서는 역률 보상 성능의 향상으로 송전 여유 용량 확보와 발전량 절감이 가능하다.

• 한국전자파학회논문지
• /
• 제28권1호
• /
• pp.69-75
• /
• 2017

본 논문에서는 자기공진형 무선전력전송의 실용화에 있어, 공진기 간 자기결합을 방해하는 그라운드 문제를 해결하기 위해 슬릿 구조를 설계하고, 커패시터를 연결하여 공진기로써의 성능을 기본적인 루프형의 수신 공진기와 비교하였다. 제안된 슬릿 그라운드 공진기(slit ground resonator)는 가로 31 cm, 세로 20.5 cm, 두께 $35{\mu}m$의 구리박판에 넓이 1 cm의 슬릿을 한 방향이 열린 십자 형태로 설계하였으며, 열린 방향 양단에 6.78 MHz에서 공진하도록 최적의 커패시터가 연결되어 공진기 역할이 가능하다. 수신 공진기는 스위치를 연결하여 열림형(open mode)과 닫힘형(short mode)일 때를 측정하고, 최고 전송효율을 표시하였다. 측정 결과, 수신 공진기가 루프 공진기일 때 가장 높은 전송효율을 보였다. 그러나 노트북 모델의 수신부에 그라운드를 삽입했을 때, 전송효율이 0 %에 가깝게 감소하였다. 반면, 슬릿 그라운드 공진기를 수신 공진기로 사용했을 때, 전송효율은 가장 높았던 루프 공진기의 67 % 회복하였다. 제안된 슬릿 그라운드 공진기는 슬릿을 통해 자기장을 통과시키며, 커패시터를 연결이 공진기로 동작하게 하여 주변 공진기 간 자기결합을 통해 전력을 전송해주는 역할을 수행한다.

• 마이크로전자및패키징학회지
• /
• 제14권2호
• /
• pp.41-47
• /
• 2007

현재 PCB기판내에 소재나 칩부품을 이용하여 커패시터나 저항을 구현하여 내장시키는 임베디드 패시브기술에 대한 연구가 많이 진행되어 지고 있다. 본 연구에서는 커패시터 용량이나 인덕터의 특성이 검증된 칩부품을 기판내 내장시켜 다이플렉서 기판을 제작하였다. $880\;MHz{\sim}960\;MHz(GSM)$영역과 $1.71\;GHz{\sim}1.88\;GHz(DCS)$영역을 나누는 회로를 구성하기 위해 1005크기의 6개 칩을 표면실장 공정과 함몰공정으로 형성시켜 Network Analyzer로 측정하여 비교하였다. chip표면실장으로 구현된 Diplexer는 GSM에서 최대 0.86 dB의 loss, DCS에서 최대 0.68 dB의 loss가 나타났다. 표면실장과 비교하였을 때 함몰공정의 Diplexer는 GSM 대역에서 약 5 dB의 추가 loss가 나타났으며 목표대역에서 0.6 GHz정도 내려갔다. 칩 전극과 기판의 도금 연결부위는 $260^{\circ}C$, 80분의 고온공정 및 $280^{\circ}C$, 10초의 솔더딥핑의 열충격 고온공정에서도 이상이 없었으며 특성의 변화도 거의 관찰되지 않았다.

• 전자공학회논문지A
• /
• 제31A권12호
• /
• pp.56-63
• /
• 1994

The effects of sulfur treatments on the barrier heithts of Schottky contacts and the interface-state density of metal-insulator-semiconductor (MIS) capacitors on InP have been investigated. Schottky contacts were formed by the evaporation of Al, Au, and Pt on n-InP substrate before and after (NH$_{4}$)$_{2}$S$_{x}$ treatments, respectively. The barrier height of InP Schottky contacts was measured by their current-voltage (I-V) and capacitance-voltage (C_V) characteristics. We observed that the barrier heights of Schottky contacks on bare InP were 0.35~0.45 eV nearly independent of the metal work function, which is known to be due to the surface Fermi level pinning. In the case of sulfur-treated Au/InP ar Pt/InP Schottky diodes, However, the barrier heights were not only increased above 0.7 eV but also highly dependent on the metal work function. We have also investigated effects of (NH$_{4}$)$_{2}$S$_{x}$ treatments on the distribution of interface states in Si$_{3}$N$_{4}$InP MIS diodes where Si$_{3}$N$_{4}$ was provided by plasma enhanced chemical vapor deposition (PECVD). The typical value of interface-state density extracted feom 1 MHz C-V curve of sulfur-treated SiN$_{x}$/InP MIS diodes was found to be the order of 5${\times}10^{10}cm^{2}eV^{1}$. This value is much lower than that of MiS diodes made on bare InP surface. It is certain, therefore, that the (NH$_{4}$)$_{2}$S$_{x}$ treatment is a very powerful tool to enhance the barrier heights of Au/n-InP and Pt/n-InP Schottky contacts and to reduce the density of interface states in SiN$_{x}$/InP MIS diode.

• 대한전자공학회논문지SD
• /
• 제37권11호
• /
• pp.18-24
• /
• 2000

(Ba,Sr)$TiO_3$ 박막은 ULSI-DRAM 즉 1-4 Gbit급 DRAM용 셀(cell) 커패시터의 새로운 유전물질로 각광받고 있다. 본 연구에서는 ICP 장비에서 $BCl_3/Cl_2/Ar$ 플라즈마로 (Ba,Sr)$TiO_3$ 박막을 식각하였다. 이때 RF power/dc bias voltage는 600W/-250V, 반응로의 압력은 10mTorr 이었다. $Cl_2/(Cl_2+Ar)$은 0.2로 고정하였고, $BCl_3$ 가스를 첨가하면서 (Ba,Sr)$TiO_3$ 박막을 식각하였다. $BCl_3$ 가스를 10% 첨가하였을 때, $480{\AA}/min$으로 (Ba,Sr)$TiO_3$ 박막은 가장 높은 식각 속도를 나타내었다. $Cl_2/Ar$가스에 $BCl_3$의 첨가 비에 따른 Cl, BCl 및 B의 라디칼 밀도를 optical emission spectroscopy(OES)에 의해 구하였다. $BCl_3$를 10% 첨가하였을 때 Cl의 라디칼 밀도가 가장 높았다. (Ba,Sr)$TiO_3$ 박막의 표면반응을 규명하기 위하여 XPS 분석을 수행한 결과 이온 bombardment 식각이 Ba-O 결합을 파괴하고 Ba와 Cl의 결합형태인 $BaCl_2$을 제거하기 위하여 필요하다. Sr과 Cl의 결합의 양은 많지 않고, Sr은 주로 물리적인 스퍼터링에 의하여 제거된다. Ti와 Cl은 화학적으로 반응하여 $TiCl_4$ 결합형태로 용이하게 제거된다. 식각후 단면사진을 SEM을 통해 본 결과 식각단면이 약 65~70$^{\circ}$ 정도였다.