• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2011년도 추계학술발표대회
• /
• pp.36-39
• /
• 2011

본 논문에서는 NAND 플래시 전용 파일 시스템인 YAFFS2와 UBIFS에 대해 성능 분석을 한다. 각 파일 시스템에 따라 mount 시간 측정, read/write의 속도 측정, 메모리 소모량에 대하여 비교 분석하였다. 그 결과 clean mount와 unclean mount에서는 UBIFS가 YAFFS2보다 약 49% 이상 향상되었다. 또한 read/write성능 분석에서 read성능은 큰 차이가 없었지만, write성능은 UBIFS가 압도적으로 향상 되었다는 것이 증명되었다. 반면, UBIFS가 YAFFS2에 비해 메모리 소모량은 약 26% 이상 높았다.

• 반도체디스플레이기술학회지
• /
• 제23권1호
• /
• pp.65-70
• /
• 2024

Direct cache-to-cache transfer has been studied to reduce the latency and bandwidth consumption related to the shared data in multiprocessor system. Even though these studies lead to meaningful results, they assume that caches consist of SRAM. For example, if the system employs the non-volatile memory, the one of the most important parts to consider is to decrease the number of write operations. This paper proposes a hybrid write avoidance cache coherence protocol that considers the hybrid cache architecture. A new state is added to finely control what is stored in the non-volatile memory area, and experimental results showed that the number of writes was reduced by about 36% compared to the existing schemes.

• 정보과학회 논문지
• /
• 제42권4호
• /
• pp.434-441
• /
• 2015

뉴메모리는 차세대 메모리 기술로써 비휘발성과 바이트 단위의 임의 접근성을 가지고 있다. 뉴메모리의 이러한 특성들은 기존의 정형화된 컴퓨터 시스템 구조에 변화를 가져올 것으로 예상된다. 본 연구는 뉴메모리와 DRAM이 공존하는 하이브리드 메인 메모리 구조에서의 고속 부팅 기법을 제안한다. 고속부팅 기법은 본 연구에서 개발한 MMU 변환 테이블을 이용한 쓰기 추적 기술을 이용하였다. 쓰기 추적기술을 이용하여 부팅 이후의 업데이트를 감지할 수 있었고, 부팅 이후의 업데이트를 다른 곳에 저장함으로써 부팅 완료 이미지가 훼손되는 것을 막을 수 있었다. 실제 고속 부팅 시에는 보존된 부팅 완료 이미지를 이용하여 부팅된 상태로 돌아가기 때문에 빠른 부팅이 될 수 있다. 본 연구의 고속 부팅 기법의 성능을 측정하기 위하여 뉴메모리가 장착된 실제 임베디드 실험 보드에서 고속 부팅 시스템을 개발하였으며, 고속 부팅 시간은 0.5초 이내로 빠른 부팅이 가능하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.495-498
• /
• 1998

Mobile computers have restrictions for size, weight, and power consumption that are different from traditional workstations. Storage device must be smaller, lighter. Low power consumed storage devices are needed. At the present time, flash memory device is a reasonable candidate for such device. But flash memory has drawbacks such as bulk erase operation and slow program time. This causes of worse average write performances. This paper suggests a storage method which improves write performance.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2003년도 International Meeting on Information Display
• /
• pp.702-705
• /
• 2003

We reported the result of driving PDP's in selective erase scheme and three wall charge states. Compared to the selective write driving scheme, the selective erase scheme achieved flicker free half-ON state with much simpler driving waveforms than the selective write scheme. We believed that this improvement was possible since the cells entering the address period with enough wall charges to modulate easily with.

• 한방안이비인후피부과학회지
• /
• 제19권3호통권31호
• /
• pp.189-192
• /
• 2006

I reviewed some offical documents from Health Insurance Review Agency(HIRA) asked expert opinions of our society about some controversy between doctors and HIRA The results are as followed : 1. We must compensate the details of textbook about general treatment of frequent1y occurred disease. 2. We mush verify the obstinate disease and write papers consequently. 3. We must educate and use the special techniques of our societic area. 4. We must write papers about the recently developed intervention equipments.

• 전자공학회논문지C
• /
• 제35C권7호
• /
• pp.30-36
• /
• 1998

Memory management is one of the most important problems in implementing viterbi decoders. This paper introduces a novel traceback scheme for memory management of high-speed viterbi decoders. The new method balances the read and the write oeprations by inserting dummy write operations into the traceback process, resulting in simpler memory access schemes. It is suitable for VLSI implementation since it uses minimal memory requirements, it does not need global interconnections, and its address genration shceme for accessig memory contents is very simple.

• 산업기술연구
• /
• 제15권
• /
• pp.103-111
• /
• 1995

In this paper we evaluate the performance of the cached RAID5 which uses the parity cache and the data cache to overcome the small write problem. From the result of the simulation study we show that the cached RAID5 provides performance improvement with reasonable cache size.

• 대한수학회논문집
• /
• 제9권2호
• /
• pp.317-325
• /
• 1994

Suppose X is a complex Banach space and write B(X) for the Banach algebra of bounded linear operators on X, X＊ for the dual space of X, and T＊$\in$ B(X＊) for the dual operator of T. For T $\in$ B(X) write a(T) = dim T$^{-1}$ (0) and $\beta$(T) = codim T(X).(omitted)

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2007년도 7th International Meeting on Information Display 제7권1호
• /
• pp.806-809
• /
• 2007

SRAM cell array and peripheral circuits on display panel are designed using LTPS process. To overcome low yield of SOP, high speed parallel fault detection circuitry for memory cells is designed at local I/O lines with minimal overhead for efficient memory cell redundancy replacement. Normal read/write and parallel test read/write are simulated and verified.