• 한국산업정보학회논문지
• /
• 제20권6호
• /
• pp.29-36
• /
• 2015

본 논문에서는 3개의 선형 전류 레귤레이터 그리고 자동 기준 전압 조절과 출력 전압 조절 루프를 포함하는 LED 배면광 드라이버 IC를 제안한다. 제안한 LED 드라이버에서 출력전압은 이중 피드백 루프를 통해 제어된다. 첫 번째 루프는 출력전압을 감지하고 조절하며, 두 번째 루프는 선형 전류 레귤레이터의 전압 강하를 감지하고 기준전압을 조정한다. 이러한 피드백 루프와, 선형 전류 레귤레이터의 전압강하는 드라이버 효율이 최대가 될 수 있는 최소값으로 유지된다. 드라이버의 출력은 각 채널당 4개의 LED를 가지는 3개의 채널 LED 구조이다. 휘도는 펄스 폭 변조(PWM) dimming 신호에 의해 조절된다. 제안한 드라이버는 0.35um의 60-V 고전압 공정에서 설계되었고, 측정 결과 최대 85% 정도의 효율을 가진다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2008년도 International Meeting on Information Display
• /
• pp.692-695
• /
• 2008

Large area emissive displays have problems with nonuniform pixel characteristics and their individual ageing. A pixel integrated driver with pixel based optical feedback is presented to solve these problems. Photodetectors, optical feedback circuit and data handling capabilities are integrated in a high voltage CMOS technology.

• 전기학회논문지
• /
• 제61권10호
• /
• pp.1513-1517
• /
• 2012

As demands for green industry increase, this paper proposes a power control technique that can substitute pre -existing CCFL(Cold Cathode Fluorescent Lamp) and optimize power consumption of LED BLU. This technique is designing LED driver circuit that make a DC-DC output voltage(VLED) to have a linear control function for a supply voltage of LED string. The proposed LED driver have an advantage that can increase or decrease a DC-DC output voltage compared with conventional LED driver. The designed LED driver circuit was designed using 0.35um CMOS technology. And its operation was verified through simulation.

• 대한전자공학회논문지SD
• /
• 제42권4호
• /
• pp.53-60
• /
• 2005

본 논문에서는 LCD 판넬 밝기의 균일성을 향상시키기 위하여 램프간의 저항 차이를 검출하는 회로를 사용한다. 기준 loop와 비교 loop의 feedback 전압을 나누어 검출된 저항의 차이는 PWM duty를 결정하는 제어 모드와 연결하여 램프 저항에 맞는 전압을 램프에 인가한다. 기준 loop의 feedback 전압은 모든 loop의 기준 전압이 되며, 하나의 IC에 램프의 수만큼 외부 기판을 연결하여 사용할 수 있다. 모든 비교 loop의 램프들은 기준 램프와 같은 밝기를 유지하기 위해 에러를 보상하며, 결과적으로 제안된 회로는 기존의 회로에 비해 약 $40\%$ 밝기 균일성을 재선한다.

• 대한전자공학회논문지SD
• /
• 제38권8호
• /
• pp.54-61
• /
• 2001

High-bandwidth DRAM을 위해 1Gb/s의 데이터 전송률까지 동작하고 그 출력 전압 스윙이 온도와 전원 전압(VDD) 변동에 무관한 CMOS open-drain 출력 구조 회로를 설계하였다. 출력 구동 회로는 여섯 개의 binary-weighted NMOS 트랜지스터로 구성되는데, 이 여섯 개 중에서 ON시킬 current control register의 내용은 추가 호로 없이 DRAM 칩에 존재하는 auto refresh 신호를 이용하여 새롭게 수정하였다. Auto refresh 시간 구간동안 current control register를 수정하는데, 이 시간 구간동안 부궤환 (negative feedback) 동작에 의해 low level 출력 전압($V_OL$)이 저전압 밴드갭 기준전압 발생기(bandgap reference voltage generator)에 의해서 만들어진 기준전압($V_{OL.ref}$)과도 같도록 유지된다. 테스트 칩은 1Gb/s의 데이터 전송률까지 성공적으로 동작하였다. 온도 $20^{\circ}C$~$90^{\circ}C$, 전원 전압 2.25V~2.75V영역에서 최악의 경우 제안된 출력 구동 회로의 $V_{OL.ref}$와 $V_OL$의 변동은 각각 2.5%와 725%로 측정된 반면, 기존의 출력 구동 회로의 $V_OL$의 변동은 같은 온도의 전원 접압의 영역에 대해 24%로 측정되었다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2002년도 International Meeting on Information Display
• /
• pp.567-570
• /
• 2002

The LVDS (Low Voltage Differential Signaling) I/O cells, fully compatible with ANSI TIA/ EIA-644 LVDS standard, are designed using a 0.35${\mu}m$ standard CMOS technology. With a single 3V supply, the core cells operate at 1.34Gbps and power consumption of the output driver and the input receiver is 10. 5mW and 4.2mW, respectively. In the output driver, we employ the DCMFB (Dynamic Common-Mode FeedBack) circuit which can control the DC offset voltage of differential output signals. The SPICE simulation result of the proposed output driver shows that the variation of the DC offset voltage is 15.6% within a permissible range. In the input receiver, the proposed dual input stage with a positive feedback latch covers rail-to-rail input common-mode range and enables a high-speed, low-power operation. 5-channels of the proposed LVDS I/O pair can handle display data up to 8-bit gray scale and UXGA resolution.

• 한국전자통신학회논문지
• /
• 제13권6호
• /
• pp.1177-1182
• /
• 2018

UCC3895 드라이버를 이용하여 위상천이방식의 100Mhz로 운용되는 500W급 영전압스위칭(Zero voltage switching) DC/DC 컨버터를 설계하였다. UCC3895 드라이버의 데드타임은 풀브리지의 리딩래그와 레깅래그가 별도로 구동 가능하도록 설계되어 있어 두 래그간에 데드타임을 별도로 부여하는 것이 가능하며, 이것은 두 래그간에 비대칭관계인 데드타임으로 영전압스위칭의 구현을 가능하게 하였다. 또한 본 논문에서는 안정된 출력전압을 위한 부귀환회로 설계방식이 제안되었다. 시제품의 최대 효율은 $500{\Omega}$의 부하에서 95.5% 정도를 나타냈다.

• 반도체디스플레이기술학회지
• /
• 제22권4호
• /
• pp.161-165
• /
• 2023

This paper designed a voltage feedback driving circuit to compensate for the characteristic deviation of the Active Matrix Organic Light Emitting Diode driving Thin Film Transistor. This paper describes a stable and fast circuit by applying charge sharing and polar stabilization methods. A 12-inch Organic Light Emitting Diode with a Double Wide Ultra eXtended Graphics Array resolution creates a screen distortion problem for line parasitism, and charge sharing and polar stabilization structures were applied to solve the problem. By applying Charge Sharing, all data lines are shorted at the same time and quickly positioned as the average voltage to advance the compensated change time of the gate voltage in the next operation period. A buffer circuit and a current pass circuit were added to lower the Amplifier resistance connected to the line as a polar stabilization method. The advantage of suppressing the Ringing of the driving Thin Film Transistor can be obtained by increasing the stability. As a result, a circuit was designed to supply a stable current to the Organic Light Emitting Diode even if the characteristic deviation of the driving Thin Film Transistor occurs.

• Journal of Power Electronics
• /
• 제13권4호
• /
• pp.609-618
• /
• 2013

This paper proposes a primary side constant power control scheme for TRIAC dimmer compatible LED drivers. The LED driver is a Flyback converter operated in boundary conduction mode (BCM) to minimize the switching loss. With the proposed control scheme, the input power of the Flyback converter can be controlled by the TRIAC dimming angle, which is not affected by AC input voltage variations. Since the output voltage is almost constant for LED loads, the output current can be changed by controlling the input power with a given conversion efficiency. The isolated feedback circuit is eliminated with the proposed primary side control scheme, which dramatically simplifies the whole circuit. In addition, the input current automatically follows the input voltage due to the BCM operation, and the resistive input characteristic can be achieved which is attractive for TRIAC dimming applications. Experimental results from a 15W prototype verify the theoretical analysis.

• 전자공학회논문지C
• /
• 제36C권7호
• /
• pp.10-16
• /
• 1999

본 논문은 FCSR(Freedback Control Swing voltage Reduction) 방식을 이용하여 bus 구동전압을 수백 mV이내로 줄일 수 있는 구동기에 대한 내용을 다루고 있다. 이는 MDL 구조와 같이 대용량, 대단위 bus에서의 전력소모를 줄이기 위한 연구로 FCSR은 dual-line bus와 bus precharging을 기본구조로 채택하고 있다. Bus 환경이 변화함에 따라 일정한 구동전압을 유지하기 위하여 구동기의 크기를 자동적으로 조절할 수 있도록 구동기와 bus를 모델링 하였고 또한 odd mode로 동작하는 이웃하는 선간의 커플링 영향을 평행 전류원으로 모델링하여 선간간섭(crosstalk) 영향을 분석하였다. 현대 0.8um 공정으로 제작된 chip은 bus를 600mV로 구동하도록 설계되었으며 테스트결과 3.3V에서 70Mhz로 동작 가능하다. Hspice 시뮬레이션으로 FCSR은 3.3V에서 250Mhz의 동작이 가능하다.