• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2002년도 추계학술대회 논문집
• /
• pp.160-163
• /
• 2002

Micro via hole Fabrication is studied by means of minimizing method to circuit size as many electric products developed to portable and minimize. Most of currently micro via hole fabrication using laser is that fabricate insulator layer using CO2 Laser after Cu layer by etching, or fabricate insulator layer using IR after trepanning Cu by UV. In this paper, it was performed that a metal layer and insulator layer were worked upon only one UV laser, and increase to processing speed by experiment.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 가을 학술발표논문집 Vol.27 No.2 (3)
• /
• pp.627-629
• /
• 2000

최근에 클러스터 시스템 사용이 보편화되어 가고 있지만 클러스터를 구성하고 있는 노드 사이의 통신이 여전히 전체 성능 향상의 병목요인으로 지적되어 있다. 현재 클러스터 시스템의 노드간 통신은 TCP 프로토콜을 이용하고 있는데, 동질적이고 전송에러를 무시할 수 있는 클러스터 통신망에는 적합하지 않다. TCP의 단점을 극복하기 위하여 클러스터를 위한 다양한 사용자 수준 인터페이스가 제안되고 구현되었다. 이 중 Intel, Compaq, Microsoft가 주축이 되어 정의한 VIA는 SAN 환경에 적합하도록 기존의 소프트웨어 오버헤드를 줄인 사용자 수준의 통신 프로토콜이다. 본 논문에서는 현재 리눅스 클러스터 상에서 사용 가능한 VIA 구현들에 대해 특징을 살펴보고, 동일한 환경에서 성능을 비교해 보았다.

• 한국정보과학회논문지:시스템및이론
• /
• 제32권11_12호
• /
• pp.557-565
• /
• 2005

본 논문에서는 VIA(Virtual Interface Architecture) 기반 클러스터 시스템 상에서 효과적인 파일 전송을 위한 무복사 파일 전송 메커니즘의 개발 및 구현에 관하여 나타내었다. VIA는 클러스터 시스템을 위한 대표적인 사용자 수준 통신 방법이지만 파일 전송에 대한 라이브러리는 제공하지 않으며 파일 전송을 위해서는 커널 공간에서 사용자 공간으로 한번의 데이타 복사가 필요하다. 본 논문의 파일 전송 메커니즘은 파일시스템의 수정 없이 파일 전송 라이브러리만 제공함으로써, 네트워크 인터페이스 카드가 보내고자 하는 노드의 파일을 상대방 노드의 사용자 버퍼로 복사 없이 전송 가능케 하였다. 이를 위해 본 연구에서는 PCI 64bit/66MHz를 지원하고 물리적 네트워크로 기가비트 이더넷을 사용하는 VIA 기반의 네트워크 카드를 개발하였고, 이를 바탕으로 무복사 파일 전송 메커니즘을 구현하였다. 이러한 구현의 결과로 sender 측의 데이타 복사 횟수 및 문맥전환 시간을 줄였고, 기존의 VIA의 send/receive에 비해 CPU 사용률을 $30\%\~40\%$ 정도로 줄일 수 있었다. 본 논문에서는 TCP/IP에서 제공하는 무복사 파일 전송 및 VIA에서 사용되는 파일 전송 방법과의 비교 분석 실험을 통하여 본 논문에서 제시한 무복사 파일 전송 메커니즘의 성능을 보였다.

• 마이크로전자및패키징학회지
• /
• 제22권4호
• /
• pp.99-104
• /
• 2015

비아 필링에 있어서 void나 seam 생성이 없이 비아를 채우는 것은 매우 중요한 사항으로 전류밀도, 전류모드, 첨가제 등을 변화시켜 결함없는 비아를 얻어왔다. 그러나 다양한 첨가제의 부산물이 오염의 원인이 되며 도금액의 수명을 줄이는 문제점이 있었다. 본 연구에서는 오염을 최소화하기 위하여 다른 첨가제가 없이 JGB만을 사용하여 JGB 농도와 전류밀도 변화에 따른 비아 필링 현상을 연구하였다. 지름이 $15{\mu}m$이며 종횡비 4인 비아가 사용되었으며 펄스전류를 이용하여 도금을 하였다. 전류밀도는 $10{\sim}20mA/cm^2$, JGB 농도는 0~25 ppm까지 변화시키면서 JGB 농도와 전류밀도와 의 상관관계를 mapping 하였다. 그로부터 지름이 $15{\mu}m$이며 종횡비 4인 비아 필링의 최적 조건을 확립하였다.

• Korean Membrane Journal
• /
• 제8권1호
• /
• pp.1-12
• /
• 2006

In semiconductor industries, dissolved oxygen is one of the most undesirable contaminants of ultrapure water. A method for dissolved oxygen removal (DOR) consists in the use of polymeric hollow fibres, loaded with a catalyst and fed with a reducing agent such as hydrogen. In this work, PVDF hollow fibres loaded with Pd were characterized by means of perporometry, scanning electron microscopy (SEM), energy dispersive X-ray (EDX). The hollow fibre analyzed shows a five-layer structure with remarkable morphological differences. An estimation of pore diameters and their distribution was performed giving a mean pore diameter of 100 nm. The permeance and selectivity of the fibres were measured using $H_2,\;N_2,\;O_2$ as single gases, at different operating conditions. An $H_2$ permeance of $37 mmol/m^2s$ was measured and $H_2/O_2$ and $H_2/N_2$ selectivities of ca. 3 were obtained. $H_2$ permeance was 1/3 when a water stream flows in the shell side. Catalytic fibrebehaviour was simulated using a mathematical model for a loop membrane reactor, considering only $O_2$ and $H_2$ diffusive transport inside the membrane and their catalytic reaction. Dimensionless parameters such as the Thiele modulus are employed to describe the system behaviour. The model agrees well with the experimental reaction data.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.209-209
• /
• 2007

Passive Device는 RF Circuit을 제작할 때 많은 면적을 차지하고 있으며 이를 감소시키기 위해 여러 연구가 진행되고 있다. 최근 SoP-L 공정을 이용한 많은 연구가 진행되고 있는데 PCB 제작에 이용되는 일반적인 재료와 공정을 그대로 이용함으로써 개발 비용과 시간 면에서 많은 장점을 가지기 때문이다. SoP-L의 또 하나 장점은 다층구조를 만들기가 용이하다는 점이다. 각 층 간에는 Via를 사용하여 연결하게 되는데, RF Circuit은 회로의 구조와 물성에 따라 특성이 결정되며, 그만큼 Via를 썼을 때 그 영향을 생각해야 한다. 본 연구에서는 multi-layer LCP substrate에 다수의 Via를 chain 구조로 형성하여 전기적 특성을 확인하였다. Via가 70um 두께의 substrate를 관통하면서 상층과 하층의 Conductor을 연속적으로 연결하게 된다. 이 구조의 Resistance와 Insertion Loss를 측정하여, Via의 크기 별 수율과 평균적인 Resistance, RF 계측기로 재현성을 확인하였다. 이를 바탕으로 공정에서의 안정성을 확보하고 Via의 크기와 도금방법에 의한 RF Circuit에서의 영향을 파악하여, 앞으로의 RF Device 개발에 도움이 될 것으로 기대한다. 특히 유기물을 이용한 다층구조의 고주파 RF Circuit에 Via를 적용할 때의 영향을 설계에서부터 고려할 수 있는 자료가 될 것이다.

• 한국재료학회지
• /
• 제22권7호
• /
• pp.335-341
• /
• 2012

Recently, the demand for the miniaturization of printed circuit boards has been increasing, as electronic devices have been sharply downsized. Conventional multi-layered PCBs are limited in terms their use with higher packaging densities. Therefore, a build-up process has been adopted as a new multi-layered PCB manufacturing process. In this process, via-holes are used to connect each conductive layer. After the connection of the interlayers created by electro copper plating, the via-holes are filled with a conductive paste. In this study, a desmear treatment, electroless plating and electroplating were carried out to investigate the optimum processing conditions for Cu via filling on a PCB. The desmear treatment involved swelling, etching, reduction, and an acid dip. A seed layer was formed on the via surface by electroless Cu plating. For Cu via filling, the electroplating of Cu from an acid sulfate bath containing typical additives such as PEG(polyethylene glycol), chloride ions, bis-(3-sodiumsulfopropyl disulfide) (SPS), and Janus Green B(JGB) was carried out. The desmear treatment clearly removes laser drilling residue and improves the surface roughness, which is necessary to ensure good adhesion of the Cu. A homogeneous and thick Cu seed layer was deposited on the samples after the desmear treatment. The 2,2'-Dipyridyl additive significantly improves the seed layer quality. SPS, PEG, and JGB additives are necessary to ensure defect-free bottom-up super filling.

• 한국정보과학회논문지:시스템및이론
• /
• 제29권4호
• /
• pp.192-200
• /
• 2002

PC 클러스터 시스템에서 노드 사이의 데이타 교환을 위해 사용되는 TCP/IP 기반 통신 방식은 소프트웨어 부하가 크기 때문에 전체 시스템의 성능을 저하시키는 요인이 된다. 이러한 문제점을 해결하기 위해 사용자 수준 통신(user-level communication) 구조가 제안되었다. 사용자 수준 통신은 성능에 치명적인 영향을 미치는 커널을 통신 단계에서 제거함으로써 적은 지연 시간과 높은 대역폭을 제공하며, 이러한 우수한 성능은 업계 표준인 VIA(Virtual Interface Architecture)를 만들었다. 본 논문에서는 공유 메모리 기반 Interconnect의 IEEE 표준인 SCI(Scalable Coherent Interface) 네트워크에 기반하여 VIA 클러스터 시스템을 구현하였다. 본 논문의 클러스터 시스템은 메시지 패싱 및 공유메모리 프로그래밍 환경을 동시에 제공하며, 최대 84MB/s의 대역폭과 $8{\mu}s$의 지연 시간을 가진다. 또한, 본 시스템이 병렬 벤치마크 프로그램의 수행시 비교 대상 시스템들에 비해 성능이 우수함을 입증하였다.

• 마이크로전자및패키징학회지
• /
• 제19권4호
• /
• pp.39-43
• /
• 2012

Via-filling plating and through-hole plating are absolutely imperative for manufacturing of printed-wiring board. This Paper is introducing the latest developments of our company worked on the high-performance of acid copper plating additives for them.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2009년도 추계학술대회 논문집
• /
• pp.699-700
• /
• 2009