• 전자공학회논문지
• /
• 제49권10호
• /
• pp.169-177
• /
• 2012

재구성 가능한 널 주파수를 가진 데시메이션이 없는 2차 공간상 이동평균 필터를 제안한다. 이 필터의 계수는 샘플링 커패시터를 스위칭 함으로써 가변할 수 있다. 유연한 널 주파수를 이용하여 간섭파를 효율적으로 제거할 수 있다. 데시메이션을 하지 않으므로 샘플링 주파수가 감소하면서 발생하는 에일리어싱 문제를 피할 수 있다. 이 필터는 1에서 2까지 변하는 ${\alpha}$를 이용 하여 $1:{\alpha}:1$의 가변하는 가중치를 가지도록 설계되었다. 이것은 두 널 주파수가 fs/3~fs/2와 fs/2~ 2fs/3 범위에서 변화하는 것을 의미한다. 제안된 필터는 TSMC 0.18-${\mu}m$ CMOS 공정에서 구현되었다. 시뮬레이션을 통해 두 널 주파수가 0.38~0.49fs와 0.51~0.62fs의 범위 내에서 변화하는 결과를 얻었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 하계학술대회 논문집 C
• /
• pp.1868-1870
• /
• 2000

As a drive for an ETC (Electro-thermal Chemical) launcher, a large pulse power system of a 2.4MJ energy storage was designed, constructed and tested. The overall power system consists of eight capacitive 300kJ energy storage banks. In this paper we describe the design features, setup and operation test result of the 300kJ pulsed power module. Each capacitor bank of the 300kJ module consists of six 22kV 50kJ capacitors. A triggered vacuum switch (TVS-43) was adopted as the main pulse switch. Crowbar diode circuits, variable multi-tap inductors and energy dumping systems are connected to each high power capacitor bank via bus-bars and coaxial cables. A parallel crowbar diode stack is fabricated in coaxial structure with two series 13.5kV, 60kA avalanche diodes. The main design parameters of the 300kJ module are a maximum current of 180kA and a pulse width of 0.5 - 3ms. The electrical performances of each component and current output variations into resistive loads have been investigated.

• 대한전자공학회논문지SD
• /
• 제49권2호
• /
• pp.47-55
• /
• 2012

본 논문에서는 능동-가중치 전하 샘플링을 이용하는 고차의 시간상 이동평균 필터가 제안된다. 샘플링되는 전하의 비율을 바꾸기 위해서 가변 트랜스컨덕턴스 증폭기(variable transconductance OTA)가 전하 샘플러 앞단에 사용되며, 전하의 비율은 OTA의 제어 트랜지스터들을 스위칭하여 효과적으로 변하게 된다. 그 결과, 능동-가중치 샘플링을 이용하는 고차의 시간상 이동평균 연산이 가능해진다. 또한, OTA의 트랜스컨덕턴스는 제어 트랜지스터들의 크기를 통해 비율이 조절되므로 비교적 정확하며 공정 변화에 안정적이다. 고차의 시간상 이동평균 필터는 소수의 스위치와 샘플링 커패시터를 사용하므로 작은 크기와 높은 전압 이득을 가지며 기생 성분의 발생을 줄일 수 있다. 제안된 고차의 시간상 이동평균은 2차-2입력 시간상 이동평균 (TMA-$2^2$) 필터로 TSMC $0.18-{\mu}m$ CMOS 공정을 이용하여 구현되었다. 설계된 필터의 전압 이득은 약 16.7 dB이며 P1dB와 IIP3는 각각 -32.5 dBm과 -23.7 dBm으로 시뮬레이션된다. 출력 버퍼를 포함한 전체 직류 전류 소모는 약 9.7 mA이다.

• 전자공학회논문지
• /
• 제54권8호
• /
• pp.107-114
• /
• 2017

본 논문에서는 3상 4선식 전력계통에서 새로운 전압제어 방식의 역률보상시스템을 제안한다. 제안하는 전압제어 방식의 역률보상시스템은 슬라이닥을 이용하여 가변되는 출력전압을 커패시터에 인가하는 것으로 보상에 필요한 무효전력을 생성한다. 기존의 커패시터 뱅크 방법을 이용하는 역률보상시스템은 선택 가능한 커패시터 용량이 한정되어 있어 부하 상황에 따라 역률보상 오차가 발생하지만, 제안 시스템은 변화하는 부하를 추종하여 오차 없이 역률을 100%까지 보상할 수 있다. 본 논문에서는 3상 4선식 전력계통에서 전압제어 방식의 역률보상시스템과 제어 알고리즘을 개발하였고 모의실험과 실험을 통해 성능을 확인한다. 제안 시스템을 수용가에 설치할 경우 역률 개선을 통한 전기료 감소, 선로손실 감소, 부하 용량 증대 효과가 기대된다. 특히 발전 사업가 측에서는 역률 보상 성능의 향상으로 송전 여유 용량 확보와 발전량 절감이 가능하다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.134-134
• /
• 2011

High-k dielectric materials such as $HfO_2$, $ZrO_2$ and $Al_2O_3$ increase gate capacitance and reduce gate leakage current in MOSFET structures. This behavior suggests that high-k materials will be promise candidates to substitute as a tunnel barrier. Furthermore, stack structure of low-k and high-k tunnel barrier named variable oxide thickness (VARIOT) is more efficient.[1] In this study, we fabricated the $WSi_2$ nanocrystals nonvolatile memory device with $SiO_2/HfO_2/Al_2O_3$ tunnel layer. The $WSi_2$ nano-floating gate capacitors were fabricated on p-type Si (100) wafers. After wafer cleaning, the phosphorus in-situ doped poly-Si layer with a thickness of 100 nm was deposited on isolated active region to confine source and drain. Then, on the gate region defined by using reactive ion etching, the barrier engineered multi-stack tunnel layers of $SiO_2/HfO_2/Al_2O_3$ (2 nm/1 nm/3 nm) were deposited the gate region on Si substrate by using atomic layer deposition. To fabricate $WSi_2$ nanocrystals, the ultrathin $WSi_2$ film with a thickness of 3-4 nm was deposited on the multi-stack tunnel layer by using direct current magnetron sputtering system [2]. Subsequently, the first post annealing process was carried out at $900^{\circ}C$ for 1 min by using rapid thermal annealing system in nitrogen gas ambient. The 15-nm-thick $SiO_2$ control layer was deposited by using ultra-high vacuum magnetron sputtering. For $SiO_2$ layer density, the second post annealing process was carried out at $900^{\circ}C$ for 30 seconds by using rapid thermal annealing system in nitrogen gas ambient. The aluminum gate electrodes of 200-nm thickness were formed by thermal evaporation. The electrical properties of devices were measured by using a HP 4156A precision semiconductor parameter analyzer with HP 41501A pulse generator, an Agillent 81104A 80MHz pulse/pattern generator and an Agillent E5250A low leakage switch mainframe. We will discuss the electrical properties for application next generation non-volatile memory device.