• 대한전자공학회논문지SP
• /
• 제44권3호
• /
• pp.23-32
• /
• 2007

H.264 영상 부호화 표준은 인트라 예측에서 압축 효율을 향상시키기 위해 율-왜곡 최적화(RDO : Rate Distortion Optimization) 방법을 사용한다. 이러한 방법을 사용함으로써 현재 블록에 대한 최적의 부호화 모드의 선택이 가능해졌지만 복잡도와 연산은 이전대비 더욱 증가하였다. 본 논문은 우세한 에지 방향(DED : Dominant Edge Direction)의 예측을 통한 고속인트라 모드 결정 알고리즘을 제안한다. 이를 위해 이 알고리즘은 이산 코사인 변환(DCT : Discrete Cosine Transform) 계수를 근사화하여 이용한다. DED를 예측함으로써 $4{\times}4$ 휘도 블록의 경우 최적 모드 결정을 위한 율-왜곡 최적화 계산에 9개 모드 중 3개 모드가 선택된다. $16{\times}16$ 휘도 블록과 $8{\times}8$ 색상 블록의 경우 4개 모드 대신에 2개 모드가 최적 모드 결정을 위해 율-왜곡 최적화 계산을 수행한다. 이러한 방법을 이용한 실험 결과 인트라 전체 검색 방법대비 약 72%의 연산시간이 감소하는 결과를 보여준다.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제53권1호
• /
• pp.1-9
• /
• 2004

In this paper, we proposed a hardware(H/W) structure which can compress and recontruct the input image in real time operation and implemented it into a FPGA platform using VHDL(VHSIC Hardware Description Language). All the image processing element to process both compression and reconstruction in a FPGA were considered each of them was mapped into a H/W with the efficient structure for FPGA. We used the DWT(discrete wavelet transform) which transforms the data from spatial domain to the frequency domain, because use considered the motion JPEG2000 as the application. The implemented H/W is separated to both the data path part and the control part. The data path part consisted of the image processing blocks and the data processing blocks. The image processing blocks consisted of the DWT Kernel for the filtering by DWT, Quantizer/Huffman Encoder, Inverse Adder/Buffer for adding the low frequency coefficient to the high frequency one in the inverse DWT operation, and Huffman Decoder. Also there existed the interface blocks for communicating with the external application environments and the timing blocks for buffering between the internal blocks. The global operations of the designed H/W are the image compression and the reconstruction, and it is operated by the unit or a field synchronized with the A/D converter. The implemented H/W used the 54％(12943) LAB(Logic Array Block) and 9％(28352) ESB(Embedded System Block) in the APEX20KC EP20K600CB652-7 FPGA chip of ALTERA, and stably operated in the 70MHz clock frequency. So we verified the real time operation. that is. processing 60 fields/sec(30 frames/sec).

• 방송공학회논문지
• /
• 제17권2호
• /
• pp.422-425
• /
• 2012

본 논문에서는 기존 PU기반 움직임 병합 후보 리스트 생성 방법과 비교하여 계산 복잡도를 감소시키고 개선된 병렬성을 제공하기 위하여 CU 기반의 움직임 병합 후보 리스트 생성 방법을 제안한다. 제안하는 방법에서 하나의 CU는 오직 하나의 움직임 병합 후보 리스트를 생성한다. 그래서 CU내의 모든 PU 블록은 PU형태에 관계없이 오직 하나의 공통 움직임 병합 후보 리스트를 사용한다. 제안방법의 실험 결과, 기존 방법보다 인코더의 복잡도는 3% ~ 6% 감소하였으며, 디코더의 복잡도는 거의 변화가 없었다. 반면 제안 방법이 기존 방법보다 부호화 효율이 0.2% - 0.5% 감소된다는 단점이 존재한다. 하지만 제안방법은 하드웨어 구현이 간단하며, 계산 복잡도를 감소시키고 향상된 병렬성을 제공한다는 장점을 갖는다.

• 한국통신학회논문지
• /
• 제31권3C
• /
• pp.271-278
• /
• 2006

비트율-왜곡 최적화 기법은 H.264/AVC(Advance Video Coding)의 부호화 효율을 높이기 위한 방법이긴 하나 모드 결정 과정 중 부호화기의 복잡도를 높아지는 단점이 있다. 많은 고속화 모드결정 연구들이 모드결정의 복잡도를 줄이기 위하여 제안되어져 왔었다. 본 논문에서는 H.264/AVC의 모드결정의 전체적인 복잡도를 줄이기 위하여 다중 참조 영상 선택 고속화 알고리즘과 선택적인 인트라 모드 선택 알고리즘의 두 가지 고속화 알고리즘을 제안한다. 참조영상 선택 고속화 알고리즘은 인터 모드 결정에 효과적이며, 선택적인 인트라 모드 선해 알고리즘은 과도한 인트라 모드 결정의 계산량을 효율적으로 감소시켰다. 제안된 알고리즘을 실험한 결과로 평균 44.63%의 부호화 시간 감소비를 보이면서 영상의 열화와 같은 부호화 효율 감소는 거의 눈에 띄지 않았다.

• 대한전자공학회논문지SP
• /
• 제40권4호
• /
• pp.275-285
• /
• 2003

최근 표준화가 완성된 H.264는 가변 크기 블록 움직임 보상, 복수 참조 영상, 그러고 1/4 화소 움직임 벡터 정확도를 지원하고 있다. 그러나 이러한 새로운 부호화 기술은 부호화 효율 향상의 주된 요인이 되긴 하지만 동시에 높은 복잡도의 요인이기도 하다. 따라서 H.264 비디오 표준의 실제 응용 확대를 위해서는 이러한 기술에 대한 속도 향상이 필요하다. 본 논문에서는 부호화 복잡도의 가장 큰 비중을 차지하는 움직임 벡터 추정을 고속화하기 위해 가변 크기 블록 움직임 보상에 적합한 고속 움직임 벡터 탐색법을 제안한다. 또한 H.264가 갖는 다양한 부호화 모두 중 최적치를 빠르게 결정한 수 있는 고속 결정법을 제안한다. 실험 결과, 고속 움직임 벡터 탐색법은 기존 MVFAST/sup ［8-10］/에 비해 SAD 계산 수가 4.5배, SATD 계산수는 2.6배 감소하였으며, 고속 모드 결정법의 사용으로 비트율­왜곡 계산치인 RDcost 계산 수는 45%가 감소되었다. 따라서 제안된 방법은 큰 부호화 손실 없이 계산량 감소에 있어서 매우 높은 효율을 제공함을 확인하였다.

• 대한전자공학회논문지SP
• /
• 제43권3호
• /
• pp.92-99
• /
• 2006

이 논문에서는 H.264 비디오 코딩에 사용되는 디블로킹 필터의 저전력 구조를 제안하였다. 즉, 8 픽셀의 입력에 대한 공통의 필터계수를 공유함으로써 구현 하드웨어를 줄일 수 있는 효율적인 구조를 제안하였다. 제안된 디블로킹 필터 구조는 MUX와 DEMUX 회로를 추가하여 설계하였으며, 기존 구조와 비교하여 44.2%의 덧셈연산 감소효과를 나타내었다. 또한 제안된 구조를 Verilog HDL 코딩과 FPGA로 구현한 결과, 기존의 디블로킹 필터 구조와 비교하여 각각 19.5%와 19.4%의 게이트 카운트 감소 효과를 보였다. 따라서 제안된 디블로킹 필터 구조는 H.264용 encoder와 decoder SoC에 널리 사용될 수 있는 저전력 구조이다.

• 한국통신학회논문지
• /
• 제30권8C호
• /
• pp.793-800
• /
• 2005

모바일 기술과 개인 휴대통신 서비스가 발달함에 따라, 휴대용기기에서 멀티미디어 데이터의 연산량은 점점 증가하고 있다. 따라서 배터리로부터 에너지를 얻는 모바일 기기에서의 에너지 관리는 더욱더 중요해지고 있다. 비디오 인코딩에 필수적으로 사용되는 움직임 추정기는 매우 많은 연산량을 갖고 있어, 비디오 인코더에서 가장 많은 에너지를 소모하고 있다. 본 논문에서는 여러 가지 고속 탐색 알고리즘과 에너지 관리 알고리즘을 적용할 수 있는 저전력 움직임 추정기 구조를 제안한다. ECVH (Energy-constrained Vdd hopping)는 slack time과 주어진 에너지 여유분에 따라 수행신간에 사용하는 알고리즘과 동작 주파수, 공급 전압을 동적으로 바꾸어 에너지 소모를 줄이고 주어진 조건 내에서 성능을 최대화하는 알고리즘이다. 본 논문에서는 ECVH를 제안한 구조에 적용했을 때 움직임 추정기의 에너지 소모가 효과적으로 줄어드는 것을 시뮬레이션을 통해 보여주고 있다. 또한 ECVH 알고리즘을 수행하는 전원관리부와 움직임 추정기의 설계 결과를 보여주고 있다.

• 방송공학회논문지
• /
• 제17권6호
• /
• pp.1029-1039
• /
• 2012

본 논문에서는, 인터 예측시 움직임 벡터의 해상도를 나타내는 1비트 플래그를 두어 적응적으로 1/4 해상도의 움직임 벡터와 1/8 해상도의 움직임 벡터를 선택하고 부호화하는 방법을 제안한다. 현재 HEVC에서는 1/4 해상도의 움직임 벡터만을 이용하여 부호화하는데, 영상 신호의 변화가 복잡한 영역에서 1/4 해상도의 움직임 벡터만으로는 충분한 효율을 얻어내지 못한다. 따라서 본 논문에서는 PU마다 해상도 플래그를 1비트 추가하여 적응적으로 움직임 벡터의 해상도를 결정할 수 있도록 한다. 제안한 방법의 실험 결과로서, 인코더의 복잡도는 30%~33% 증가하고 디코더의 복잡도는 1%~5% 증가하였지만, 휘도신호의 압축효율은 최대 5.3% 좋아졌으며, 색차신호의 압축효율은 최대 7.9% 좋아졌다.

• 방송공학회논문지
• /
• 제19권3호
• /
• pp.405-414
• /
• 2014

HEVC는 재귀적 쿼드 트리 구조를 갖는 CU를 부호화에 적용함으로써 높은 부호화 효율을 얻었다. 그러나 이러한 재귀적 쿼드 트리 구조는 HEVC의 부호화 복잡도를 매우 증가시키는 결과를 가져왔다. 본 논문에서는 이러한 재귀적 쿼드 트리 구조 안에서 빠른 CU 결정이 가능한 알고리즘을 제안한다. 제안하는 알고리즘은 CTU 부호화가 이루어지기 전에 미리 초기 CU 크기를 예측하고, CU 부호화 과정에서 CBF와 PU 모드 예측 비용을 이용한 조건을 확인하여 고속 CU 결정이 이루어지도록 한다. 또한 인터 PU 모드 예측과정에서 얻은 CBF값들을 이용하여 인트라 모드 예측 생략이 가능하다. 실험결과, 제안한 알고리즘의 조건에 포함된 가중치값에 따라 최대 평균 49.91%, 37.97%의 부호화 시간 감소 효과를 얻을 수 있었다.

• 한국인터넷방송통신학회논문지
• /
• 제17권3호
• /
• pp.63-69
• /
• 2017

차세대 위성 방송 시스템에서는 빠른 전송 효율과 신뢰도 있는 통신에 대한 요구가 지속적으로 증가하고 있다. 전송 효율을 높이고 성능을 향상시키기 위해 새로운 위성 표준 인 DVB-S3 (Digital Video Broadcasting - Satellite - Third Generation) 시스템에서는 Nyquist 전송률 보다 빠르게 전송하는 FTN (Faster Than Nyquist) 방식이 대두되고 있다. 이러한 요구에 맞춰 본 논문에서는 전송 효율 향상을 위한 세 가지 방식에 대한 성능을 비교 분석하였다. 기존의 LDPC 부호기에서 고 부호화율 방식과 LDPC 복호화 과정에서 생선된 check node를 이용하여 bit node를 puncturing시켜 부호화율 증가 시키는 punctured LDPC 방식, 그리고 Nyquist 속도보다 빠르게 전송하는 FTN 방식이 고려된다. 시뮬레이션을 통해, 세 가지 방식을 동일 전송률 관점에서 성능을 비교한 결과 FTN 방식은 동일한 전송 효율을 유지하면서 성능 면에서 가장 효율적임을 확인하였다.