• Proceedings of the IEEK Conference
• /
• 2000.06a
• /
• pp.256-259
• /
• 2000

The OFDM (orthogonal frequency division multiplexing) systems are based en the transmission of a given set of signals on multiple orthogonal subcarriers, resulting in large variation in amplitude of transmit signals, and severe distortion by nonlinear characteristic of a high power amplifier (HPA) is unavoidable. We propose in this paper a computationally efficient structure of a baseband predistorter for compensation of nonlinear distortion by the HPA. Moreover, a predistorter which can be utilized in high speed transmission systems such as wireless ATM based on the proposed structure is designed using VHDL, and synthesized by the Synopsys tool.

• Proceedings of the IEEK Conference
• /
• 2005.11a
• /
• pp.509-512
• /
• 2005

The aim of this work is to design a real-time reusable image enhancement architecture for video signals, based on a spatial processing of the video sequence. The VHDL hardware description language has been used in order to make possible a top-down design methodology. By adding proposed algorithms to the LPR(License Plate Recognition) system, the system is implemented with reliability and safety on a rainy day. Spartan-2E XC2s300E is used as implementation platforms for real-time system.

• Proceedings of the IEEK Conference
• /
• 2000.09a
• /
• pp.561-564
• /
• 2000

MPEG-4 CELP의 알고리즘은 전송환경에 따라 선택할 수 있는 다양한 전송률을 지원하며 각종 옵션을 추가함으로써 다양한 기능을 부가할 수 있도록 구성되어 있다. 본 논문에서는 MPEG-4 오디오 CELP 부호화기를 VHDL(Very High Speed Intergrated Circuit Hardware Description Language)을 이용하여 구현하였다. MPEG-4 CELP의 부호화 과정을 크게 3부분으로 나누어 LPC 분석부, 코드북 검색부, 비트열 생성부로 나누어 설계하였으며, 내부 메모리의 크기를 줄이기 위하여 중복적인 성격을 갖거나 계산과정에서 나오는 중간 결과 값들을 저장하지 않도록 알고리즘을 최적화하였다. 또 계산 값의 동적 범위(Dynamic Range)가 크거나 정밀도가 요구되는 부분에 대해서는 배밀도(Double Precision) 연산을 사용하여 값의 오차를 줄였다.

• The Journal of the Korea Contents Association
• /
• v.4 no.4
• /
• pp.179-187
• /
• 2004

In this paper, we have designed an LCD controller based on AMBA. Normally display systems using the LCD are adopted independent bus architecture for high speed data access. Proposed LCD controller complies with AMBA data format and has an image scaler that executes interpolation for full screen display. This image scaler employs FOI for horizontal scaling and H-Shape pseudomedian filter for vertical scaling. It has been designed with VHDL and verified on prototype board using Xilinx FPGA and LCD panel.

• Proceedings of the Korean Institute of Navigation and Port Research Conference
• /
• v.2
• /
• pp.69-73
• /
• 2006

일반신호기는 정해진 신호시간에 따라 독립적으로 운영되는 정주기신호기와 TOD(Time of Day)식 신호기이다. 이런 일반신호기의 단점으로는 변동되는 교통량에 대응이 불가능하고, 교통량에 관계없이 연속적으로 신호체계가 이루어지기 때문에 차량의 이동성이 비효율적으로 됨에 따라 생산성 감소, 에너지낭비 및 자동차 배기가스 증가를 초래하고 있다 이를 개선하기 위한 방법으로서 본 논문에서는 4차선의 주차로와 2차선의 소방로로 이루어진 교차로에서 주차로의 교통량이 많을 경우, 차로에서는 녹색불이 지속되어 교통의 흐름을 원활하게 해주며, 소방로에서 차량이 일정량 증가하게 되면, 주차로의 신호등이 적색등을 바꾸어 소방로의 차량이 교통되도록 하는 지능형 교통체계에 대해 VHDL을 이용하여 지능형 신호체계 시스템을 설계하였다.

• Journal of information and communication convergence engineering
• /
• v.5 no.4
• /
• pp.351-357
• /
• 2007

SRM (Switched Reluctance Motor) has not been put into practical use since it has been developed in mid 19th centuries, but the switching element using semi-conductor was developed in 1950's which made possible to produce small size staffing motors. The research activities have been lively conducted regarding SRM since 1960's, nowadays, more research activities are being carried out focusing on developing small home appliances such as vacuum cleaners and washing machines. This thesis explains the study of controller design applied to SRM concept. This controller executes controller algorithms via $\mu$ - processor to increase stability and precise measurement, and VHDL (Very high speed integrated circuit Hardware Description Language) is designed to generate SRM driving signal.

• 제어로봇시스템학회:학술대회논문집
• /
• 2001.10a
• /
• pp.113.3-113
• /
• 2001

In this paper, we have designed the VHDL module of DS/SS QPSK wireless modem processor for digital data communication. The spread spectrum method is used for modern processor, because this method guarantees good frequency efficiency and higher security. Also, it guarantees good performance in digital communication system under multi-path interferences. The differential encoder and decoder are used for simple circuit composition in the signal detection. For the synchronization of receiver, matched filter and power detector are used. And the IF modulation/demodulation of QPSK method is used in the digital level. The transmitter of VHDL modem processor consists of differential encoder, PN code generator, and QPSK ...

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2007.10a
• /
• pp.781-784
• /
• 2007

정보화 사회가 진행되어감에 따라 카메라 센서, 디지털 카메라, 휴대폰, 영상 관련디지털 기기들이 증가하고 이로 인하여 영상정보 서비스 기술의 중요성이 크게 부각되었다. 특히 멀티미디어 응용서비스 기술에서는 영상 정보가 필수적인데, 그 영상 정보의 양이 너무 방대하여 압축 부호화를 하여 사용되고 있다. 본 논문에서는 정지영상압축 방법 중 JPEG표준에서 제시한 4가지 동작 모드 중 베이스라인을 기반으로 하는 JPEG압축 알고리즘을 연구하여 허프만 인코더의 메모리 사이즈를 줄인 엔트로피 인코더를 C언어를 통해 시뮬레이션하고 최적화된 결과를 VHDL로 구현하여 향후 디코더나 Motion JPEG연구에 응용 가능하도록 연구 및 분석, 평가 하였다. 설계결과 11-bit 한 입력 데이터가 처리되는데 5-clock이 소요 되었고 Xilinx xc3s1000 환경에서 21,962개의 게이트 수와 74.212MHz의 동작 속도를 나타내었다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10c
• /
• pp.12-14
• /
• 1999

H.263+[1]는 1996년에 비디오압축 표준안으로 확정된 H.263의 확장으로 현재 널리 퍼져 있는 저 전송률의 가정용 전화선을 위한 비디오 압축에 관한 표준안으로 1988년에 확정되었다. H.263+의 기본 알고리즘은 H.263과 같으나 사용상의 편의를 위한 여러 선택모드와 이종의 네트워크환경에서 발생하는 대역폭의 변화나 에러를 위한 scalability(계층부호화)와 같은 새로운 기능이 추가되었다. 새로운 표준안에 따른 실시간 비디오 전송을 처리하기 위해서 필연적으로 하드웨어 코덱의 개발 필요성이 대두되고 있으며 실시간 비디오 코덱은 영상회의 전화기나 멀티미디어 전송시스템의 핵심기술로써 적용될 수 있다. 본 논문에서는 ITU-T H.263+의 기본모드와 새로이 추가된 선택모드 일부를 지원하는 코덱을 하드웨어 기술 언어인 VHDL(VHSIC Hardware Description Language)을 사용하여 기술하고 각 모듈과 최상의 모듈을 시뮬레이션하여 동작을 검증했다.

• The Transactions of the Korea Information Processing Society
• /
• v.6 no.6
• /
• pp.1646-1655
• /
• 1999

This thesis presents a new VHDL intermediate format CDDG(Control Dominated Data Graph) and a minimal constrained scheduling algorithm for an optimal control dominated ASIC design. CDDG is a control flow graph which represents conditional branches and loops efficiently. Also it represents data dependency and such constraints as hardware resource and timing. In the proposed scheduling algorithm, the constraints using the inclusion and overlap relation among subgraphs. The effectiveness of the proposed algorithm has been proven by the experiment with the benchmark examples.