• Journal of the Optical Society of Korea
• /
• 제14권4호
• /
• pp.420-423
• /
• 2010

We fabricated 1 mm-thick periodically-poled lithium niobate (PPLN) crystals by using a high-voltage amplifier for standard electric field poling combined with a voltage multiplier. Furthermore, two 1 mm-thick PPLNs were directly bonded to make a 2 mm-thick PPLN. The large aperture allowed broad angular tuning, and a broad spectral range of quasi-phase matched second-harmonic generation can be achieved in a single channel. High-power applications are also expected.

• 전기의세계
• /
• 제30권6호
• /
• pp.375-385
• /
• 1981

New algorithms are derived for nonlinear programming problems which are characterized by their large variables and equality and inequality constraints. The algorithms are based upon the introduction of the Dependent-Variable-Elimination method, Independent-Variable-Reduction method, Optimally-Ordered-Triangular-Factorization method, Equality-Inequality-Sequential-Satisfaction method, etc. For a case study problem relating to the optimal determination of load flow in a 10-bus, 13-line sample power system, several approaches are undertaken, such as SUMT, Lagrange's Multiplier method, sequential applications of linear and quadratic programming method. For applying the linear programming method, the conventional simplex algorithm is modified to the large-system-oriented one by the introduction of the Two-Phase method and Variable-Upper-Bounding method, thus resulting in remarkable savings in memory requirements and computing time. The case study shows the validity and effectivity of the algorithms presented herein.

• 정보보호학회논문지
• /
• 제10권4호
• /
• pp.81-93
• /
• 2000

본 논문에서는 RSA 암호 시스템의 핵심 연산인 모듈로 멱승의 처리속도를 향상시키기 위한 방법으로 하이래딕스 (High-Radix) 연산 방식과 CRT(Chinese Remainder Theorem)를 적용한 새로운 하드웨어 구조를 제안한다. 모듈로 멱승의 기본 연산인 모듈로 곱셈은 16진 연산 방법을 사용하여 PE(Processing Element)의 개수를 1/4고 줄임으로써, 기존의 이 진 연산 방식에 비해 클럭 수차 파이프라이닝 플립플롭의 지연시간을 1/4로 줄였다. 복호화시에는 합성수인 계수 N 의 인수, p, q를 알고 있는 점을 이용하여 속도를 향상시키는 일반적인 방법인 CRT 알고리즘을 적용하였다. 즉, s비트 의 키에 대해, s/2비트 모듈로 곱셈기 두 개를 병렬로 동시 수행함으로써 처리 속도를 CRT를 사용하지 않을 때보다 4 배정도 향상시켰다. 암호화의 경우는 두 개의 s/2비트 모듈로 곱셈기를 직렬로 연결하여 s/비트에 대한 연산이 가능하도록 하였으며 공개키는 E는 17비트까지의 지수를 허용하여 빠른 속도를 유지하였다. 모듈로 곱셈은 몽고메리 알고리즘을 변형하여 사용하였으며, 그 내부 계산 구조를 보여주는 데이터 종속 그래프(Dependence Graph)를 수평으로 매핑하여 1차원 선형 어레이 구조로 구성하였다. 그 결과 삼성 0.5um CMOS 스탠다드 셀 라이브러리를 근거로 산출한 때, 1024 비트 RSA 연산에 대해서 160Mhz의 클럭 주파수로 암호화 시에 15Mbps, 복호화 시에 1.22Mbs의 성능을 가질 것으로 예측되며, 이러한 성능은 지금가지 발표된 국내의의 어느 논문보다도 빠른 RSA 처리 시간이다.

• 설비공학논문집
• /
• 제10권6호
• /
• pp.732-742
• /
• 1998

Prediction method for heat transfer coefficients in a horizontal smooth tube with forced convection condensation is proposed. In this paper, the analogy between momentum and heat transfer was applied to an annular flow regime and the logarithmic velocity distribution is applied to describe the velocity profile within the liquid film. Prediction results are compared with those of experimental ones. The test refrigerants are R113, R22, R134a, R407C(R33/R125/R134a, 23/25/52 wt%), R410A(R32/R125, 50/50 wt%) and R134a＋R123(R134a/R123, 85.5/14.5 wt%) which are used under operating conditions in a condenser of air-conditioner. The proposed prediction method shows good agreement with experimental data within$\pm 30%$ for pure refrigerants. For the mixture refrigerants including the ternary mixture refrigerant R407C, condensation heat transfer from this study are higher than those from experiments. By correcting the constant in two-phase frictional multiplier, the predicated heat transfer coefficients become similar to the experimental results.

• 지구물리와물리탐사
• /
• 제24권4호
• /
• pp.180-193
• /
• 2021

복소 전기비저항 탐사기법은 진동수 영역에서 전기비저항과 위상을 측정하여 지하 매질의 다양한 특성정보를 획득할 수 있는 탐사기법으로 최근 그 활용성이 증가하고 있다. 이 논문에서는 복소 전기비저항 탐사기법의 활용성을 높이기 위하여 획득한 자료에 대한 3차원 역산 알고리듬을 개발하였다. 이를 위한 모델링에는 전자기 커플링 효과를 무시하는 경우에 적용할 수 있는 포아송 방정식을 적용하였으며, 역산에는 기존의 평활화된 역산법을 복소수로 확장하는 방법으로 알고리듬을 개발하였다. 역산의 안정성 및 현장자료의 적용성을 높이기 위하여 라그랑지 곱수를 역산 과정에서 오차 벡터와 모델 증분 벡터의 크기에 따라 자동적으로 조정되도록 하는 기법을 도입하였다. 또한, 잡음이 많이 포함된 위상자료로 인한 자료의 손실을 보완하기 위하여 역산반복 단계에서 초반부는 전기비저항 자료만을, 후반부는 전기비저항 자료와 위상 자료를 모두 역산하는 두 단계로 구성된 역산기법을 제시하였다. 수치 모형실험에 대한 역산 시험결과 안정적인 역산 결과를 얻을 수 있었으며, 개발된 3차원 역산 알고리듬을 국내 천열수 광산 인근에서 수행한 복소 전기비저항 탐사자료 해석에 적용하여 그 타당성을 확인하였다.

• Nuclear Engineering and Technology
• /
• 제55권1호
• /
• pp.109-118
• /
• 2023

In this paper, the evaluation method of fluidelastic instability (FEI) of newly designed steam generator tubing in pressurized water reactor (PWR) nuclear power plants is discussed. To obtain the parameters for prediction of the critical velocity of FEI for steam generator tubes, experimental research is carried out, and the design parameters are determined. Using CFD numerical simulation, the tube array scale of the model experiment is determined, and the experimental device is designed. In this paper, 7 groups of experiments with void fractions of 0% (water), 10%, 20%, 50%, 75%, 85% and 95% were carried out. The critical damping ration, fundamental frequency and critical velocity of FEI of tubes in flowing water were measured. Through calculation, the total mass and instability constant of the immersed tube are obtained. The critical damping ration measured in the experiment mainly included two-phase damping and viscous damping, which changed with the change in void fraction from 1.56% to 4.34%. This value can be used in the steam generator design described in this paper and is conservative. By introducing the multiplier of frequency and square root of total mass per unit length, it is found that the difference between the experimental results and the calculated results is less than 1%, which proves the rationality and feasibility of the calculation method of frequency and total mass per unit length in engineering design. Through calculation, the instability constant is greater than 4 when the void fraction is less than 75%, less than 4 when the void fraction exceeds 75% and only 3.04 when the void fraction is 95%.

• 한국전자파학회논문지
• /
• 제29권10호
• /
• pp.758-765
• /
• 2018

본 논문은 65-nm Complemetary Metal-Oxide-Semiconductor(CMOS) 공정으로 설계한 송신 1채널, 수신 2채널을 내장한 24 GHz 송수신 칩과 이 칩을 이용하여 제작한 24 GHz Frequency Modulated Continuous Wave(FMCW) 레이다 모듈을 제시한다. CMOS 송수신 칩은 14체배기, 저잡음 증폭기, 하향 변환 믹서, 전력 증폭기를 포함하고 있다. 송신 출력은 23.8~24.36 GHz 대역에서 10 dBm 이상이며, 위상 잡음은 1 MHz 오프셋에서 -97.3 dBc/Hz이다. 수신기는 25.2 dB의 변환 이득과 -31.7 dBm의 $P_{1dB}$를 갖는다. 송수신 칩은 모두 합해 295 mW를 소모하고 $1.63{\times}1.6mm^2$의 면적을 차지한다. 레이다 시스템은 FR4 기판과 저손실 듀로이드 기판을 적층하여, 저손실 기판위에 칩과 안테나 및 고주파 전송선을 배치하고, 바이어스 회로와 이득 블록, FMCW 신호 발생 블록은 FR4 기판에 집적하여 하나의 레이다 모듈을 구성하였다. 안테나는 패치 형태로 송신 안테나는 $4{\times}4$ 패치 안테나로 14.76 dBi의 안테나 이득을 수신 안테나는 $4{\times}2$ 패치 안테나로 11.77 dBi의 안테나 이득을 구현하였다. 코너 리플렉터를 사용하여 거리 및 방위각 탐지 실험을 수행하였고, 정상 동작을 확인하였다.