• 전자공학회논문지A
• /
• 제31A권8호
• /
• pp.80-90
• /
• 1994

The ultra shallow junction was formed by 2-step RTP. Phosphorus solid source(P$_{2}O_{5}$) was transfered on wafer surface during RTG(Rapid Thermal Glass Transfer) of which process condition was 80$0^{\circ}C$ and 60sec. The process temperature and time of the RTD(Rapid Thermal Diffusion) were 950~105$0^{\circ}C$ during 5~15sec respectively sheet resistances were measured as 175~320$\Omega$/m and junction depth and dopth and dopant surface concentration were measured as 0.075~0.18$\mu$m and 5${\times}10^{19}cm^{4}$ respectively. Ti-silicide was formed by 2-step RTA after 300$\AA$ Titanium was deposited. The 1st RTA (2nd RTA) was carried out at the temperature of $600^{\circ}C$(700~80$0^{\circ}C$) for 30 seconds (10~60 seconds) under N$_2$ ambient. Sheet resistances after 2nd RTA were measured as 46~63$\Omega$/D. Si/Ti component ratio was evaulated as 1.6~1.9 from Auger depth profile. Ti-Silicided n-p junction diode (pattern size : 400$\times$400$\mu$m) was fabricated under the RTD(the process was carried out at the temperature of 100$0^{\circ}C$ for 10seconds) and 2nd RTA(theprocess was carried out at the temperature of 750$^{\circ}C$ for 60 seconds). Leakage current was measured 1.8${\times}10^{7}A/mm^{2}$ at 5V reverse voltage. Whent the RTD process condition is at the temperature of 100$0^{\circ}C$ for 10seconds and the 2nd RTA process condition is at the temperature of 75$0^{\circ}C$ for 60 seconds leakage current was 29.15${\times}10^{9}A$(at 5V).

• 대한금속재료학회지
• /
• 제47권10호
• /
• pp.660-666
• /
• 2009

The consolidation of mechanical alloyed $Ti_5Si_3$ powder by electro-discharge-sintering has been investigated. A single pulse of 2.5 to 8.0 kJ/0.34 g was applied to each powder mixture using 300 and $450{\mu}F$ capacitors. A bulk-like solid with $Ti_5Si_3$ phase has been successfully fabricated by the discharge with an input energy of more than 2.5 kJ in less than $160{\mu}sec$. Micro-Vickers hardness was found to be higher than 1350, which is significantly higher than that of a conventional high temperature sintered sample. The formation of $Ti_5Si_3$ and consolidation occurred through a fast solid state diffusion reaction.

• 한국재료학회지
• /
• 제10권12호
• /
• pp.812-818
• /
• 2000

본 연구에서는 Ge PAM이 선폭 미세화에 따른 C54 실리사이드화 및 실제 CMOS 트랜지스터 접합부에서의 각종 전기적 특성에 미치는 영향을, As PAM과의 비교를 통하여 관찰하였다. 평판 상에서 각 PAM 및 기판의 도핑 상태에 따른 Rs의 변화량을 측정하였으며, 각 PAM 방식은 기존의 살리사이드 TiSi$_2$에 비해 개선된 C54 형성 효과를 보였다. 특히, Ge PAM은 n+ 기판에서 As PAM보다 효과적인 실리사이드화를 보였고, 이 경우 XRB 상에서도 가장 강한 (040) C54 배향성을 나타내었다. ~0.25$\mu\textrm{m}$ 선폭 및 n+ 접합층에서 기존 방식에 비해 As과 Ge PAM은 각각 ~85,66%의 개선된 바저항을 보였으며, P+ 접합층에서는 As과 Ge PAM 모두 62~63% 정도의 유사한 Rs 개선 효과를 보였다. 콘택 저항에서도 각 콘택 크기 별로 바저항(bar resistance) 개선과 같은 경향의 PAM 효과를 관찰하였으며, 모든 경우 10 $\Omega$/ct. 이하로 양호한 결과를 보였다. 누설 전류는 area 형 패턴에서는 모든 공정 조건에서 <10E-14A/$\mu\textrm{m}^{2}$ 이하로, edge 형에서는 특히 P+ 접합부에서 As 또는 Ge PAM 적용 시 <10E-13 A/$\mu\textrm{m}^{2}$ 이하로 다소 누설 전류를 안정화시키는 결과를 보였다. 이러한 결과는 XTEM에 의해 관찰된 바 Ge PAM 적용 시 기존의 경우에 (PAM 적용 안한 경우) 비해 유사한 평활도의 TiSi$_2$박막 형상과 일치하였으며, 또한 본 실험의 Ge PAM 이온주입 조건이 접합층에 손상을 주지 않는 범위에서 적정화되었음을 제시하였다

• 한국재료학회지
• /
• 제11권3호
• /
• pp.215-220
• /
• 2001

본 실험에서는 반응성 스퍼터링법으로 $N_2$/Ar 유속비를 달리하여 약 200 과 650 두께의 비정질 Ti-Si-N막을 증착한 후 Cu (750 )와 Si사이의 barrier 특성을 면저항측정, XRD, SEM, RBS 그리고 Ti-Si-N막에서 질소 함량의 영향에 초점을 둔 ABS depth profiling 등의 분석방법을 통해 조사되었다. 질소 함량이 증가함에 따라 처음에는 불량 온도가 46%까지 증가하다가 그 이상에서는 감소하는 경향을 보였다. 650 의 Ti-Si-N barrier막을 80$0^{\circ}C$에서 열처리 후에는 Cu$_3$Si 피크만 관찰될 뿐 Cu피크는 거의 완전히 사라졌으므로 Barrier 불량기구는 Cu$_3$Si상을 형성하기 위해 Si 기판내로의 Cu의 확산에 의해 일어난 것으로 보인다. 본 실험에서 Ti-Si-N의 최적 조성은 $Ti_{29}$Si$_{25}$N$_{46}$이었다. 200 과 650 두께의 $Ti_{29}$Si$_{25}$N$_{46}$ barrier 층의 불량온도는 각각 $650^{\circ}C$와 $700^{\circ}C$이었다.이었다.