• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2004년도 ICCAS
• /
• pp.358-362
• /
• 2004

Verification and testing are complementary techniques that are used to increase the level of confidence in the correct functioning of communication systems as prescribed by their specifications. This paper presents an experience of model checking for a formal railway signaling protocol specified in LTS (Labeled Transition System). This formal approach checks deadlock, livelock and reachability for the state and action to verify whether properties expressed in modal logic are true on specifications. We also propose a formal method for semi-automated test case generation for a railway signaling protocol described in I/O FSM (Input/Output Finite State Machine). This enables the generation of more complete and consistent test sequence for conformance testing. The above functions are implemented by C++ language and included within RSPVTE (Railway Signaling Protocol Verification and Testing Environment).

• 전기학회논문지P
• /
• 제64권3호
• /
• pp.138-142
• /
• 2015

Most of the existing studies on functional safety testing for the railway signaling system software have focused on verifying the functional safety through the monitoring of internal memory embedded railway signaling system. However, the railway signaling system is one of the typical embedded control system in the railway sector, and the embedded software has a characteristic of generating an appropriate outputs through the combination of internal processing in consideration of the current internal status and external input. Therefore, the test approach of using the interface communication channel can be effective way for the functional testing for railway signaling system software in consideration of these characteristic. Since a communication interface specification of the railway signal system has a the properties of the sequence input and output signals, test-case for software testing is the most effective methodology by MSC (Message Sequence Chart) language, one of the graphic language. The MSC-based test-case generating methodology for signaling system software was proposed in this paper.

• 전자공학회논문지A
• /
• 제30A권12호
• /
• pp.10-17
• /
• 1993

In this paper, CCF(Call Control Function), functional entity for basic call processing in SSP(Service Switching Point), is designed and implemented. This functional entity can provide the IN(Intelligent Network) services which are included in CCITT CS-1(Capability Set-1), near-term process for IN Architecture. UIO(Unique Input Output) method, one of the thest sequence generation methods for the finite state machine, is used for the implementation test of this functional entity.

• 한국통신학회논문지
• /
• 제22권2호
• /
• pp.241-249
• /
• 1997

본 논문은 통신 프로토콜의 적합성 시험시 외부 동기와 입출력 시험 항목의 비용이 고려되어야 할 분산 시험 환경에서 적용될 수 있는 동기적 시험 항목 생성을 위한 새로운 방법을 제시한다. 이 방법은 유한 상태 기계로 표현된 프로토콜의 명세로 부터 이중 방향 그래프를 구성한 후 최소 길이의 동기적 시험 항목을 생성하기 위해 rural Chinese postman tour(RCPT) 알고리듬을 적용한다. 또한 시험시 주어진 유한 상태 기계의 각 상태에 대한 상태 식별 항목으로써 synchronizable distinguishing sequence(SDS)들을 사용한다. 본 논문의 방법은 원거리 시험기들을 사용하는 프로토콜 시험 구조에서 기 결정된 시험 항목을 적용할 때 시험 대상과 이들 시험기들간에 발생할 수 있는 동기화 문제에 대한 해결책으로 제시될 수 있다.

• 한국컴퓨터정보학회논문지
• /
• 제6권2호
• /
• pp.41-47
• /
• 2001

본 연구에서는 카메라로부터 입력되는 영상열에서 사람과 같은 유동적인 이동 물체를 신뢰성 있게 판별하는 방법을 제안한다. 실시간 처리가 요구되는 시스템으로 빠른 수행속도와 적은 계산망, 신뢰성 있는 동작을 위해 입력영상과 참고영상에서 차영상을 구하고, 차영상의 히스토그램을 분석하여 여러개의 임계치을 결정한 후, 이를 사용하여 이동물체 영역을 신뢰성 있게 분리하고, 효율적으로 패턴을 분류할 수 있는 신경망을 이용하여 분리된 영역을 판별한다. 제안된 방법은 실제 상황에서 얻은 다양한 영상을 적용하여 실험하였으며, 4개층의 신경망을 적용하여 이동물체 검출 결과를 제시한다.

• 한국해양공학회:학술대회논문집
• /
• 한국해양공학회 2004년도 학술대회지
• /
• pp.35-39
• /
• 2004

In a shipyard, there exist various critical decision making components pertaining to various production hindrances. The most prominent one is best-fit spatial arrangement for the minimal spatial occupancy with better pick-ability for the erection of the ship in the dock. During the present research, a concept have been conceived to evade the gap between the identification oj inter-relationships among a set of blocks to be included on a pre-erection area, and a detailed graphical layout of their positions, is called an Optimal Block Relationship Diagram A research has been performed on generation of optimal (or near Optimal) that is, with minimal scrap area. An effort has been made in the generation of optimal (or near-optimal) Optimal Block Relationship Diagram with the Goldberg's Genetic Algorithms with a representation and a set of operators are 'trained' specifically for this application. The expected result to date predicts very good solutions to test problems involving innumerable different blocks to place. The suggested algorithm could accept input from an erection sequence generator program which assists the user in defining the nature and strength of the relationships among blocks, and could produce input suitable for use in a detailed layout stage.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제36권10호
• /
• pp.793-799
• /
• 2009

에스테렐은 반응형 시스템 설계에 적합하도록 디자인 된 명령형 동기언어이다. 시스템 개발 시에는 디버깅을 위해 다양한 테스트가 필요하다. 반응형 시스템을 테스트 하려면 일련의 입력을 시간의 흐름에 따라 순서대로 나열하여야 한다. 하지만 원하는 목적에 적합한 테스트 데이터를 생성해 주려면 많은 노력이 필요하며, 이 과정에서 오류가 발생하기도 한다. 따라서 디버깅의 특성상 빠르면서 원하는 목적의 테스트 데이터를 쉽게 표현할 수 있는 도구가 필요하다. 본 연구에서는 디버깅에 도움을 줄 수 있는 테스트 데이터 자동 생성기를 개발하였다. 본 연구는 개발자가 원하는 테스트 데이터를 쉽게 표현할 수 있고, 빠르게 테스트 데이터를 만들어내는 것에 초점을 두었다. 또한 사례 연구를 통해 실제 시스템 개발에 우리의 테스트 데이터 생성기를 적용한 예를 보여준다.

• 시스템엔지니어링학술지
• /
• 제15권1호
• /
• pp.1-8
• /
• 2019

Reverse engineering involves examining a system or component so as to comprehend its structure, functionality, and operation. Creation of a system model in reverse engineering can serve several purposes: test generation, change impact analysis, and the creation of a new or modified system. When attempting to reverse engineering a system, often the most readily accessible information is the system description, which does not readily lend itself to use in Model Based System Engineering (MBSE). Therefore, it is necessary to be able to transform this description into a diagram, which clearly depicts the behavior of the system as well as the interaction between components. This study demonstrates how sequence diagrams can be extracted from the systems description. Using MBSE software, the sequence diagrams for the Engineered Safety Features Component Control System (ESF-CCS) of the Nuclear Power Plant are created. Sequence diagrams are chosen because they are a means of representing the systems behavior and the interaction between components. In addition, from these diagrams, the system's functional requirements can be elicited. These diagrams then serve as the baseline of the reverse engineering process and multiple system views are subsequently be created from them, thus speeding up the development process. In addition, the use of MBSE ensures that any additional information obtained from auxiliary sources can then be input into the system model, ensuring data consistency.

• 정보처리학회논문지:소프트웨어 및 데이터공학
• /
• 제5권12호
• /
• pp.653-662
• /
• 2016

본 논문에서는 경로탐색 분야에서 많이 사용되는 RRT 알고리즘을 기반으로 한 테스트 케이스 생성 알고리즘을 제안한다. RRT 알고리즘 성능에 영향을 주는 가장 중요한 요소는 RRT 공간 내 노드 사이의 거리를 계산하는 거리 함수이다. Simulink/Stateflow (SL/SF) 모델의 테스트 케이스는 모델의 특정 상태에서 특정한 조건(본 논문에서 테스트 타겟이라 명명함)을 검사하기 위해 필요한 입력 시퀀스이기 때문에, 특정 조건을 검사하기 위해서는 먼저 모델을 특정 상태로 이끌어가는 것이 필요하다. 여기서 모델의 상태는 RRT의 노드로 표현된다. 일반적으로 어느 한 상태의 경우 다수의 조건을 검사할 필요가 있다. 예를 들어, 모델의 특정 상태가 다수의 전이가 발생 가능한 SL/SF model의 한 상태로 표현될 때, 전이 커버리지를 측정하기 위해서는 반드시 다수의 조건을 모두 검사해야 한다. 본 논문에서는 테스트 타겟들이 키 노드라 불리는 SL/SF 상태로 표현되는 특정 상태에서 다수 발견되는 점에 착안해서 만든 거리 계산 함수를 제안한다. 제안된 거리 함수는 키 노드가 아닌 노드에 페널티를 부과해서 RRT가 키 노드로부터 확장될 확률을 증가시킨다. 본 논문에서는 제안된 거리 함수를 이용한 테스트 케이스 생성 알고리즘을 제안한다. 성능 평가를 위해 상업용 자동차에 들어가는 3가지 전자제어장치 모델이 사용된다. 제안된 테스트 케이스 생성 알고리즘의 성능은 페널티 측면에서 평가되고 기존의 RRT 알고리즘을 사용한 테스트 케이스 생성 알고리즘의 성능과 비교한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 I
• /
• pp.214-217
• /
• 2003

In this paper, we deal with implementing design for a correlator access code generator module which they are used for setting up a connection between units, a packet decision, a clock syncronization, by FPGA. The orrelator module which is composed of the Wallace Tree's CSA and threshold value decision device decides useful a packet and syncronizes a clock, after it correlates an input signal of 1 Mbps transmission rate by a sliding window. An access code generator module which is composed of a BCH (Bose-Chadhuri-Hocquenghem) cyclic encoder and control device was designed according as a four steps' generation process proposed in the bluetooth standard. The pseudo random sequence which solves syncronization problem saved a voluntary device Proposed the module was designed by VHDL. An simulation and test are inspected by Xilinx FPGA.