• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.176-176
• /
• 2012

본 연구는 GaN 기반의 전자소자의 표면 패시베이션 방법으로 열산화 공정을 이용한 알루미늄산화막 패시베이션 공정에 대하여 연구하였다. 결정질의 알루미늄산화물은 경도가 크고 화학적으로 안정적이기 때문에 외부 오염에 대한 소자 표면을 효과적으로 보호할 수 있으며, 열적안정성이 뛰어나 공정중 또는 공정 후의 고온 환경에서의 열 손상이 적은 장점을 가진다. 결정질 알루미늄산화막($Al_2O_3$)을 소자 표면에 형성하기 위해서 일반적으로 TMA (trimethlyaluminium)와 오존($O_3$)가스를 이용한 ALD 공정법이 사용되고 있으나 공정 비용이 비싸고 열산화막에 비해 전자 trapping이 많이 발생하여 전자이동도가 저하되는 단점이 있어, 본 연구에서는 열산화 공정을 이용하여 소자의 전기적 특성 저하를 발생시키지 않는 알루미늄산화막 패시베이션을 수행하였다. 실험에 사용된 기판은 AlGaN/GaN 이종접합 구조가 증착된 HEMT 제작용 기판을 사용하였으며 TLM 구조를 제작하여 소자의 채널 면저항 및 절연영역간 누설전류 특성을 확인하였다. TLM 구조가 제작된 샘플 위에 알루미늄을 100 ${\AA}$ 두께로 소자위에 증착하고 $O_2$ 분위기에서 약 $525{\sim}675^{\circ}C$ 온도로 3분간 열처리하여 알루미늄 산화막을 형성한 후 $950^{\circ}C$ 온도로 $N_2$ 분위기에서 30초간 안정화열처리 하여 안정한 알루미늄 산화막 패시베이션을 형성하였다. 알루미늄산화막 패시베이션 후 소자의 절연영역 사이의 누설전류는 패시베이션 전과 비슷한 크기를 나타냈고 패시베이션 후 채널의 면저항이 패시베이션 전에 비해 약 20% 감소한 것을 확인하였다. 또한 패시베이션된 소자와 패시베이션되지않은 소자에 대해 $900^{\circ}C$ 온도로 30초간 열처리한 결과 패시베이션 되지 않은 소자는 74%만큼 채널 면저항이 증가하였으며, 절연영역 누설전류가 다섯오더 크기로 증가한 반면 알루미늄산화막 패시베이션한 소자는 단지 13%의 채널 면저항의 증가를 나타내었고 절연영역 누설전류는 100배 감소한 값을 보여 알루미늄산화막 패시베이션이 소자의 열적 안정성을 향상시키는 것을 확인하였다.

• 마이크로전자및패키징학회지
• /
• 제10권4호
• /
• pp.29-33
• /
• 2003

n-형 탄화규소 반도체에 대한 구리금속을 이용하여 오옴성 접촉 구조를 제작하였다. 제작된 구리접촉에 대해 후속열처리 조건과 금속접촉 구조에 따른 재료적, 전기적 성질의 변화를 조사하였다. 금속접촉의 오옴성 성질은 금속박막의 구조 뿐 아니라 열처리조건에 대해서도 크게 좌우됨을 알 수 있었다. 열처리는 급속열처리 장치를 이용한 진공상태 및 환원 분위기에서 2단계 열처리방식을 통하여 시행하였다. 접촉비저항의 측정을 위해 TLM 구조를 만들었으며 면저항 ($R_{s}$), 접합저항 ($R_{c}$), 이동거리 ($L_{T}$), 패드간거리 (d), 전체저항 ($R_{T}$) 값을 구하여 알려진 계산식에 의해 접촉비저항 ($p_{c}$) 값을 추정하였다. 진공보다 환원분위기에서 후속 열처리를 수행한 시편이 양호한 전기적 성질을 가짐을 알 수 있었다. 가장 양호한 결과는 Cu/Si/Cu 구조를 가진 금속접촉 결과이었으며 접촉비저항 ($p_{c}$)은 $1.2\times 10^{-6} \Omega \textrm{cm}^2$의 낮은 값을 얻을 수 있었다. 재료적 성질은 XRD를 이용하여 분석하였고 SiC 계면 상에 구리와 실리콘이 결합한 구리 실리사이드가 형성됨을 알 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.414.1-414.1
• /
• 2016

스크린 프린팅법을 이용한 태양전지의 전극은 주로 고가의 은을 사용하기에 태양전지의 저가화에 한계를 가지고 있다. 고효율 결정질 실리콘 태양전지의 원가절감의 문제 해결방안으로 박형 웨이퍼 연구개발이 많은 관심을 받고 있다. 본 연구에서는 은 전극을 대체 할 수 있는 니켈/구리 전극을 사용하였고, 박형 웨이퍼에서도 전극 공정이 가능한 도금법을 사용하여 전극을 형성 하였다. 니켈 전극형성은 광유도 도금법(Light-Induced Plating), 구리 전극형성은 광유도전해도금법(Light-Induced Electro Plating)을 이용하여 실험을 진행 하였다. 니켈 광유도 도금 공정시 공정시간 3 ~ 9분까지 가변하였다. 니켈실리사이드 형성 위해 열처리 공정을 $300{\sim}450^{\circ}C$까지 가변하였고 유지시간 30초 ~ 3분까지 가변하여 실험을 진행하였다. 니켈 도금 수용액의 pH 6 ~ 7.5까지 가변하여 실험하였다. 구리 광유도 전해도금 공정 전류밀도를 $1.6mA/cm^2{\sim}6.4mA/cm^2$까지 가변하여 실험을 진행 후, 전류밀도 $3.2mA/cm^2$로 시간 5 ~ 7분까지 가변하여 실험 하였다. 니켈 도금 공정 시간 5분, 니켈실리사이드 형성 열처리 온도 $350^{\circ}C$, 유지시간 1분에서 DIV(Dark I-V) 분석결과 가장 적은 누설전류를 확인하였다. 니켈 도금액 pH 6.5에서 니켈입자 및 구리입자의 균일성이 좋은 최적의 조건임을 확인하였다. 구리 도금 공정 전류밀도 $3.2mA/cm^2$, 시간 5분에서 TLM(Transmission Line Method) 측정결과 접촉 저항 $0.39{\Omega}$과 접촉 비저항 $12.3{\mu}{\Omega}{\cdot}cm^2$의 저항을 확인하였다. 도금법을 이용하여 전극을 형성함으로써 접촉저항 및 접촉 비저항이 낮고 전극 품질이 향상됨으로서 셀의 전류밀도 $42.49mA/cm^2$를 얻을 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
• /
• pp.237.1-237.1
• /
• 2015

OLED의 낮은 외부 광자 효율 문제를 해결하기 위해서는 발광층은 물론 전극 재료에 대한 연구가 함께 진행되어야 한다. 최근 플렉서블 디스플레이(Flexible Display) 분야에서 투명전극(Transparent Electrode)은 큰 주목을 받고 있다. 기존 전자소자의 투명전극으로는 인듐산화물(ITO, Indium Tin Oxide)이 널리 사용되어 왔으나, ITO의 주원료인 인듐(Indium)은 희소성으로 인해 앞으로 30년 후에 고갈될 것으로 예상되어 ITO를 대체할만한 투명전극 재료가 필요하게 되었다. 인듐이 포함되지 않은(Indium-free) 투명전극을 개발하려는 많은 연구들이 진행 중인데, 본 연구에서는 PEN(Polyethylene Naphthalate) 유연기판 상에 그래핀(Graphene)을 투명전극으로 구현하여 OLED의 효율을 높이는데 이용하고자 하였다. 화학 기상 증착(CVD, Chemical Vapor Deposition) 방법을 이용하여 Cu 호일 위에 그래핀을 성장시킨 후 PEN 유연기판에 전사하여 그래핀 투명전극을 구현하면서 그래핀 성장층을 단층 또는 다층으로 구분하여 성장시켜 각각의 투명전극을 구현해보았다. 유연기판 상의 그래핀의 상태를 확인하기 위해 라만 분광(Raman Spectroscopy) 분석을 이용하여 그래핀 고유의 라만 꼭지점(Raman peak)인 G 꼭지점(G peak: 1580 cm-1), 2D 꼭지점(2D peak: ~2700 cm-1)을 확인하였는데 그래핀 전사 상태가 양호하여 D 꼭지점(D peak: ~1360 cm-1)은 나타나지 않았다. 원자힘 현미경(AFM, Atomic Force Microscope) 분석을 통해 다층 및 단층 그래핀 표면의 거칠기(Roughness) 및 두께(Thickness)를 각각 확인할 수 있었고 자외선-가시광선 분광법(UV-Visible Spectroscopy) 분석으로 그래핀 투명전극과 유연기판의 투과도(Transmittance)를 분석하였으며, 단층 그래핀 투과도가 90%수준의 높은 값이 나타나 ITO보다 개선됨을 확인하였다. 그래핀 면저항은 TLM(Transmission Line Measurement)법을 통해 측정하였는데, 단층 그래핀의 경우 $800{\Omega}/{\square}$ 내외 수준임을 확인할 수 있었다. 본 연구에서는 근자외선 영역에서 높은 투과도와 우수한 전기적 특성을 가지는 그래핀 투명 전도성 전극 구조를 제안하고, 나아가 가시영역에서 ITO를 대체할 수 있는 투명 전도성 전극 물질을 개발함으로써 발광다이오드의 광효율을 높일 수 있는 투명 전도성 전극을 구현하였다.

• 한국통신학회논문지
• /
• 제24권6B호
• /
• pp.1183-1190
• /
• 1999

본 논문에서는 MPEG-2 비디오 인코더를 ASIC 칩으로 구현할 때, 움직임추정기와 함께 대량의 하드웨어 영역을 차지하는 프레임메모리 인터페이스를 개선한 효율적인 구조를 제시한다. 이를 위해 비디오 인코더와 듀얼 뱅크를 가지는 외부 SDRAM 사이의 인터페이스를 효율적으로 처리할 수 있도록 메모리 맵을 구성하고 메모리 액세스 타이밍을 최적화하여 내부 메모리 크기와 인터페이스 로직을 줄였다. 본 설계에는 0.5 m, CMOS, TLM(Triple Layer Metal) 표준 셀 라이브러리가 사용되었으며, 하드웨어 설계 및 검증을 위해서 VHDL 시뮬레이터와 로직 합성툴이 사용되었고, 기능 검증을 위한 테스트 벡터 생성을 위해서, C 언어로 모델링한 하드웨어 에뮬레이터가 사용되었다. 개선된 프레임 메모리 인터페이스의 구조는 기존의 구조[2-3]에 비해 58% 정도의 면적이 감소했으며, 전체 비디오 인코더에 대해서는 24.3% 정도의 하드웨어 면적이 감소되어, 프레임메모리 인터페이스가 비디오 인코더 전체의 하드웨어 면적에 대단히 심각한 영향을 미친다는 것을 결과로 제시한다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 하계학술대회 논문집 Vol.3 No.2
• /
• pp.764-768
• /
• 2002

Characteristics of ohmic Co/Si/Co contacts to n-type 4H-SiC are investigated systematically. The ohmic contacts were formed by annealing Co/Si/Co sputtered sequentially. The annealings were performed at $800^{\circ}C$ using RTP in vacuum ambient and $Ar:H_2$(9:1) ambient, respectively. The specific contact resistivity$(\rho_c)$, sheet resistance$(R_s)$, contact resistance$(R_c)$, transfer length$(L_T)$ were calculated from resistance$(R_T)$ versus contact spacing(d) measurements obtained from TLM(transmission line method) structure. While the resulting measurement values of sample annealed at vacuum ambient were $\rho_c=1.0{\tiimes}10^{-5}{\Omega}cm^2$, $R_c=20{\Omega}$ and $L_T$ = 6.0 those of sample annealed at $Ar:H_2$(9:1) ambient were $\rho_c=4.0{\tiimes}10^{-6}{\Omega}cm^2$, $R_c=4.0{\Omega}$ and $L_T$ = 2.0. The physical properties of contacts were examined using XRD and AES. The results showed that cobalt silicide was formed on SiC and Co was migrated into SiC.

• 대한전자공학회논문지SD
• /
• 제45권9호
• /
• pp.96-102
• /
• 2008

SoC의 버스 구조에는 싱글버스와 다중버스로 구분된다. 싱글버스는 전송을 원하는 여러 개의 마스터 중 선택된 하나의 마스터만이 데이터 트랜잭션을 수행할 수 있다. 반면에 다중버스는 개별적으로 동작이 가능한 버스를 브리지를 통해 연결하여 각각의 버스에서 여러 데이터를 병렬 처리할 수 있다. 그러나 현재의 버스에서 다른 버스로 데이터 통신을 수행할 경우, 레이턴시가 급격하게 증가할 수 있다. 게다가, 다중버스의 성능은 마스터의 개수, 슬레이브의 종류 등에 따라 쉽게 바뀔 수가 있다. 이에 본 논문에서는 TLM(Transaction Level Model) 시뮬레이션 방법을 이용하여 마스터의 개수, SDRAM, SRAM, 레지스터 등의 슬레이브 종류에 따른 싱글버스와 다중버스 아키텍처의 성능을 정량적으로 비교 분석하였다.

• 대한전자공학회논문지SD
• /
• 제47권5호
• /
• pp.80-86
• /
• 2010

전형적인 버스 시스템 구조는 공용버스 내에 여러 개의 마스터와 슬레이브, 아비터 그리고 디코더 등으로 구성되어 있다. 복수의 마스터가 동시간대에 버스를 이용할 수 없으므로, 아비터는 이를 중재하는 역할을 수행한다. 아비터가 어떠한 중재방식 을 선택하는가에 따라 버스 사용의 효율성이 결정된다. 기존의 중재 방식에는 Fixed Priority 방식, Round-Robin 방식, TDMA 방식, Lottery 방식 등이 연구되고 있는데, 버스 우선권이 주로 고려되어 있다. 본 논문에서는 마스터별 버스 점유율을 연산하는 블록을 이용하는 버스중재 방식을 제안하고, TLM(Transaction Level Model)을 통해 다른 중재 방식과 비교하여 성능을 검증하였다. 성능분석 결과, 기존의 Fixed Priority 방식과 Round-Robin 방식은 버스점유율을 설정할 수 없었으며 기존의 TDMA, Lottery 중재방식의 경우에는 100,000 사이클 이상에서 사용자가 설정한 버스점유율과 비교하여 각각 최대 50%, 70%의 오차가 발생하였다. 반면에 점유율 고려 중재방식의 경우에는 약 1000 사이클 이후부터 사용자가 설정한 버스점유율과 비교하여 1% 이하의 오차를 유지하였다.

• 대한전자공학회논문지SD
• /
• 제46권2호
• /
• pp.38-44
• /
• 2009

버스 시스템은 하나의 버스 내에 여러 개의 마스터와 슬레이브, 아비터 그리고 디코더로 구성되어 있다. 마스터는 CPU, DMA, DSP 등과 같은 데이터의 명령을 수행하는 프로세서를 말하며, 슬레이브는 SRAM, SDRAM, 레지스터 둥과 같이 명령에 응답하는 메모리를 말한다. 또한 아비터는 마스터가 동시간대에 버스를 이용할 수 없기 때문에 이를 중재하는 역할을 수행하는데, 어떠한 중재 방식을 선택하는가에 따라 버스 시스템의 성능이 크게 바뀔 수 있다. 일반적인 중재 방식에는 fixed priority 방식, round-robin 방식이 있으며, 이를 개선한 TDMA 방식과 Lottery bus 방식 등이 현재까지 제안되었다. 본 논문에서는 새로운 중재 방식인 스코어 중재 방식을 제안하고 이를 TLM 알고리즘으로 구성하여 일반적인 중재방식과 시뮬레이션을 통해 성능을 비교 분석하였다. 앞으로의 버스 중재 방식은 스코어 중재 방식을 기초로 더욱더 발전할 것이며, 버스 시스템의 성능을 향상시킬 것이다.

• 대한전자공학회논문지SD
• /
• 제37권3호
• /
• pp.55-61
• /
• 2000

본 논문에서는 MPEG-2 비디오 인코더의 프레임 인터페이스 모듈에 대한 효율적인 하드웨어 구조를 제안한다. 인코더 모듈과 SDRAM 사이의 메모리 버퍼 크기를 줄이기 위해, 한 매크로 블록에 필요한 메모리액세스 시간을 dual-bank 동작과 버스트 길이 변화를 사용하여 필요 클럭 수를 최소화 한다. 이 최소화된 메모리 액세스 방법으로 인해 남는 클럭 사이클을 랜덤 액세스 횟수로 할당함으로써, 내부버퍼 크기, 데이터버스의 폭과 제어논리회로의 크기를 줄일 수 있었다. 제안된 프레임 메모리 모듈은 54㎒의 주파수에서 동작하며 설계된 라이브러리는 VTI/sup тм/ 0.5㎛ CMOS TLM 표준셀공정을 사용하였다. 제안된 구조를 C-code하드웨어 모델에 의해 생성된 테스트 벡터와 합성된 회로의 모의실험 결과를 비교함으로써 검증하였다. 제안된 구조의 버퍼 면적은 기존 구조의 버퍼 면적의 40%로 줄일수 있었다.