• 한국통신학회논문지
• /
• 제33권2A호
• /
• pp.159-166
• /
• 2008

본 논문에서는 주파수 도약 위성 통신 시스템에서 정지 궤도 위성의 드리프트로 인해 Early-Late gate 동기 추적 알고리즘으로는 흡 동기를 유지할 수 없는 현상이 발생하는 문제를 해결하기 위한 동기추적 알고리즘을 제안하였다. 위성에 탑재된 역도약-재도약 중계기를 통해 신호가 중계될 때, 위성의 드리프트로 인하여 수신된 홉의 양쪽 에지에서의 에너지 유실 때문에 Early-Late gate 동기추적 알고리즘을 사용했을 경우 홉 동기를 유지할 수 없는 현상이 발생한다. 그러한 문제를 해결하기 위해 기존의 Ranging 거리 정보를 사용한 Early-Late gate 홉 에너지를 비교하는 구조를 변형하여 Inner-Outer gate 홉 에너지를 비교하고 송신타이밍을 예측하여 동기를 추적하는 Anti-Shrink 알고리즘을 제안하였다. 시뮬레이션 결과, 제안된 알고리즘은 기존의 내부-외부 에너지비율 알고리즘보다 우수하고, Ranging 거리정보를 사용한 Early-Late gate 동기추적 알고리즘보다 성능은 유사하지만 Ranging 정보를 사용하지 않고도 에너지 손실이 적어 위성의 드리프트에 robust하게 동기유지가 가능하다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권5호
• /
• pp.526-532
• /
• 2015

We quantitatively investigated instability mechanisms under simultaneous positive gate and drain bias stress (SPGDBS) in self-aligned top-gate amorphous indium-zinc-oxide thin-film transistors. After SPGDBS ($V_{GS}=13V$and $V_{DS}=13V$), the parallel shift of the transfer curve into a negative $V_{GS}$ direction and the increase of on current were observed. In order to quantitatively analyze mechanisms of the SPGDBS-induced negative shift of threshold voltage (${\Delta}V_T$), we experimentally extracted the density-of-state, and then analyzed by comparing and combining measurement data and TCAD simulation. As results, 19% and 81% of ${\Delta}V_T$ were taken to the donor-state creation and the hole trapping, respectively. This donor-state seems to be doubly ionized oxygen vacancy ($V{_O}^{2+}$). In addition, it was also confirmed that the wider channel width corresponds with more negative ${\Delta}V_T$. It means that both the donor-state creation and hole trapping can be enhanced due to the increase in self-heating as the width becomes wider. Lastly, all analyzed results were verified by reproducing transfer curves through TCAD simulation.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2001년도 하계학술대회 논문집
• /
• pp.550-553
• /
• 2001

In this study, unity current gain frequency f$\_$T/ of GaAs MESFET is predicted with different temperatures up to 400 $^{\circ}C$. Temperature dependence parameters of the device including intrinsic carrier concentration n$\_$i/ effective mass, depletion width are considered to be temperature dependent. Small signal parameters such as gate-source, gate dran capacitances C$\_$gs/ C$\_$gd/ are correlated with transconductance g$\_$m/ to predict the unity current gain frequency. The extrinsic capacitance which plays an important roles in high frequency region has been taken into consideration in evaluating total capacitance by using elliptic integral through the substrate. From the results, f$\_$T/ decreases as the temperature increases due to the increase of small signal capacitances and the mobility degradation. Finally the extrinsic elements of capacitances have been proved to be critical in deciding f$\_$T/ which are originated from the design rule of the device.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년 학술대회 논문집 정보 및 제어부문
• /
• pp.142-144
• /
• 2006

In this paper, the Ternary adder and multiplier are implemented by current-mode CMOS. First, we implement the ternary T-gate using current-mode CMOS which have an effective availability of integrated circuit design. Second, we implement the circuits to be realized 2-variable ternary addition table and multiplication table over finite fields GF(3) with the ternary T-gates. Finally, these operation circuits are simulated by Spice under $1.5{\mu}m$ CMOS standard technology, $1.5{\mu}m$ unit current, and 3.3V VDD voltage. The simulation results have shown the satisfying current characteristics. The ternary adder and multiplier implemented by current-mode CMOS are simple and regular for wire routing and possess the property of modularity with cell array.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.482-483
• /
• 2011

Graphene is a good candidate for the future nano-electronic materials because it has excellent conductivity, mobility, transparency, flexibility and others. Until now, most graphene researches are focused on the nano electronic device applications, however, biological application of graphene has been relatively less reported. We have fabricated a deoxyribonucleic acid (DNA) conjugated graphene field-effect transistor (FET) and measured the electrical transport characteristics. We have used graphene sheets grown on Ni substrates by chemical vapour deposition. The Raman spectra of graphene sheets indicate high quality and only a few number of layers. The synthesized graphene is transferred on top of the substrate with pre-patterned electrodes by the floating-and-scooping method [1]. Then we applied adhesive tapes on the surface of the graphene to define graphene flakes of a few micron sizes near the electrodes. The current-voltage characteristic of the graphene layer before stripping shows linear zero gate bias conductance and no gate operation. After stripping, the zero gate bias conductance of the device is reduced and clear gate operation is observed. The change of FET characteristics before and after stripping is due to the formation of a micron size graphene flake. After combined with 30 base pairs single-stranded poly(dT) DNA molecules, the conductance and gate operation of the graphene flake FETs become slightly smaller than that of the pristine ones. It is considered that DNA is to be stably binding to the graphene layer due to the ${\pi}-{\pi}$ stacking interaction between nucleic bases and the surface of graphene. And this binding can modulate the electrical transport properties of graphene FETs. We also calculate the field-effect mobility of pristine and DNA conjugated graphene FET devices.

• 한국자기학회지
• /
• 제11권3호
• /
• pp.134-140
• /
• 2001

Flux-gate마그네토미터는 1930년대에 개발되어 오늘날까지 저자장측정장치로 널리 사용되고 있다. 본 연구에서는 비정질 코아를 사용하여 분해능이 우수하고 소비 전력이 적으면서 장기적 신뢰성이 우수한 Hux-gate마그네토미터를 개발하기 위하여, 교류자기 특성이 우수한 Allied Chem.사의 2714A의 열처리에 의한 센서코아의 자기적 특성변화를 측정하였다. As quenched상태로 사용한 센서코아는 센서의 noise정도가 높고 시간과 온도에 따라서 교류자기특성이 변화하였으나, 350 $^{\circ}C$에서 1시간 열처리한 시편의 경우, 센서의 noise 정도는 as quenched 상태보다 10배 정도 향상되었으며, 주파수 DC~10 Hz 범위에서 0.1 nT 정도의 noise를 보였다. 자기적특성 또한 매우 안정적인 특성을 보였으며, 시간이 경과함에 따라 최대자화력, 각형비, 보자력등이 지수함수적으로 포화치에 접근하는 경향을 보였다. 따라서 센서 설계시 이들 특성의 변화를 고려할 경우 장기적으로 매우 안정된 flux-gate마그네토미터의 개발이 가능함을 알 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.389-390
• /
• 2008

The dependence of $f_T$ and $f_{max}$ on the unit finger width is measured and analyzed for $0.13{\mu}m$ MOSFETs. The increase of $f_T$ at narrow width is attributed by the parasitic gate-bulk capacitance, and the decrease of $f_T$ at wide width is generated by the reduction of increasing rate of $g_{mo}$. The increase of $f_{max}$ at narrow width is originated from the abrupt reduction of gate resistance due to the non-quasi-static effect. These analysis results will be valuable information for layout optimization to improve $f_T$ and $f_{max}$.

• 한국전기전자재료학회논문지
• /
• 제13권5호
• /
• pp.371-375
• /
• 2000

In this paper a new conductivity modulated power transistor called the Lateral Insulated Gated Bipolar Transistor which included n+ ring and p-channel gate is presented. A new lateral IGBT structure is proposed to suppress latch-up and to improve turn off time by imploying n+ ring and p-channel gate and verified by MEDICI. The simulated I-V characteristics at $V_{G}$=15V show that the latch up occurs at $V_{A}$=18V and 6.9$\times$10$^{-5}$ A/${\mu}{\textrm}{m}$ for the proposed LIGBT while the conventional LIGBT latches at $V_{A}$=1.3V and 1.96${\mu}{\textrm}{m}$10$^{-5A}$${\mu}{\textrm}{m}$. It is shown that turn off characteristic of new LIGBT is 8 times than that of conventional LIGBT. And noble LIGBT is not n+ buffer layer because that It includes p channel gate and n+ ring. Therefore Mask for the buffer layer isn’t needed. The concentration of n+ ring is and the numbers of n+ ring and p channel gate are three for the optimal design.n.n.n.n.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.285-285
• /
• 2011

최근 반도체 소자의 미세화에 따라, 단채널 효과에 의한 누설전류 및 소비전력의 증가 등이 문제되고 있다. 대표적인 휘발성 메모리인 dynammic random access memory (DRAM)의 경우, 소자의 집적화가 진행됨에 따라 저장되는 정보의 양을 유지하기 위해 캐패시터영역의 복잡한 공정을 요구하게 된다. 하나의 캐패시터와 하나의 트랜지스터로 이루어진 기존의 DRAM과 달리, single transistor (1T) DRAM은 silicon-on-insulator (SOI) 기술을 기반으로 하여, 하나의 트랜지스터로 DRAM 동작을 구현한다. 이러한 구조적인 이점 이외에도, 우수한 전기적 절연 특성과 기생 정전용량 및 소비 전력의 감소 등의 장점을 가지고 있다. 또한 strained-Si 층을 적용한 strained-Silicon-On-Insulator (sSOI) 기술을 이용하여, 전기적 특성 및 메모리 특성의 향상을 기대 할 수 있다. 본 연구에서는 sSOI 기판위에 1T-DRAM을 구현하였으며, impact ionization과 gate induced-drain-leakage (GIDL) 전류에 의한 메모리 구동 방법을 통해 sSOI 1T-DRAM의 메모리 특성을 평가하였다. 그 결과 strain 효과에 의한 전기적 특성의 향상을 확인하였으며, GIDL 전류를 이용한 메모리 구동 방법을 사용했을 경우 낮은 소비 전력과 개선된 메모리 윈도우를 확인하였다.

• 한국자기학회지
• /
• 제24권4호
• /
• pp.123-127
• /
• 2014

본 연구에서는 함정을 자기소거시키는 과정에서 함정에 의한 자기장을 측정하기위한 3-축의 flux-gate 마그네토미터를 설계 제작하였다. 설계에서 고려한 사항은 자기장측정지점과 자기장 데이터를 수집하는 장치 사이의 거리가 수백미터로 멀기 때문에 입력전압의 변동이 커도 동작이 되게 전압 범위가 16~36 V까지 가능한 DC/DC 변환기를 사용하였고, 데이터의 전송은 자기장 측정값을 디지털로 변환 시킨 후 RS422통신으로 전송하게 하였다. 또한 함정을 자기소거 하는 과정에서 발생하는 ${\pm}1mT$ 자기장하에서도 0점의 변화가 ${\pm}2nT$ 이하가 되게 피측정자기장의 보상은 ${\pm}1mT$, 측정범위는 ${\pm}0.1mT$가 되게 제작을 하였다. 또한 수심 30 m에서도 동작되어야하는 조건을 고려하여 6기압 하에서 센서가 수밀이 되고 정상 작동이 되는 것을 확인 하였다. 마그네토미터의 일반특성으로는 선형도가 측정범위 ${\pm}0.1mT$에서 0.01 % 이상 이였고 센서의 노이즈는 1 Hz에서 $30pT/\sqrt{Hz}$이였다.