• 한국컴퓨터정보학회논문지
• /
• 제19권4호
• /
• pp.1-8
• /
• 2014

멀티코어 프로세서는 여러 개의 코어가 하나의 칩에 배치됨에 따라 전력 밀도가 상승하여 높은 발열이 발생한다. 이러한 발열 문제를 해결하기 위해서 최근까지 다양한 연구가 진행되고 있다. 마이크로프로세서의 온도 감소를 위한 기법으로는 기계적 냉각 기법, 동적 온도 관리 기법 등이 있지만 이러한 기법들은 추가적인 냉각 비용이 발생하거나 성능의 저하가 발생한다. 플로어플랜기법은 추가적인 냉각비용이 발생하지 않으며, 성능저하가 거의 발생하지 않는다는 장점을 지닌다. 본 논문에서는 멀티코어 프로세서의 특정 구성요소의 발열 문제를 해결하기 위해 코어 내부 구성요소와 L2 캐쉬의 다양한 플로어플랜을 활용하고자 한다. 실험 결과, 코어의 뜨거운 구성요소를 L2 캐쉬와 인접하게 배치할 경우 칩의 온도 감소에 매우 효과적임을 알 수 있다. 코어를 캐쉬 상단-가운데 배치하는 기본 플로어플랜과 비교하여, 코어를 중앙에 배치하고 뜨거운 구성요소를 L2 캐쉬와 인접하게 배치하는 플로어플랜의 경우에는 $8.04^{\circ}C$, 코어를 외곽에 배치하고 뜨거운 구성요소를 L2 캐쉬와 인접하게 배치하는 플로어플랜의 경우에는 $8.05^{\circ}C$의 최고온도 감소 효과를 보임을 알 수 있다.

• 대한전자공학회논문지SD
• /
• 제43권10호
• /
• pp.34-44
• /
• 2006

시스템 온 칩(SoC) 설계에서는 설계 시간을 줄이기 위해서 미리 검증된 IP(Intellectual Property) 하드웨어 블록을 사용한다. 서로 다른 통신 프로토콜을 사용하는 IP간의 연결을 위해서는 인터페이스 회로가 필요하다. SoC 설계에는 인터페이스 회로 설계가 빈번하게 발생하며, 오류발생 가능성이 높다. 따라서 인터페이스 회로의 자동생성이 필요하다. IP의 통신 프로토콜을 입력으로 인터페이스 회로를 생성하는 여러 연구가 진행되어 왔다. 그러나 IP의 통신 프로토콜만으로는 인터페이스 회로를 생성하기 어려운 경우가 있다. 주소를 사용하는 IP와 주소를 사용하지 않는 IP간 연결, 주소/데이터가 여러 포트로 전송되는 IP와 하나의 포트로 전송되는 IP간 연결, 매 전송마다 주소와 데이터가 함께 전송되는 IP와 하나의 시작주소에 여러 데이터가 전송되는 IP간의 연결 등에서는 기존 방법에 의한 인터페이스 회로의 자동 생성이 어렵다. 그것은 기존의 방법들이 IP 특성에 따른 범주 구분과, 특성간의 대응에 따라 합성 알고리즘도 변해야 함을 고려하지 않았기 때문이다. 본 논문에서는 IP의 통신프로토콜 특성에 따라 범주를 나누고, 어떤 특성을 갖는 IP의 연결인 지에 따라 인터페이스 합성 알고리즘이 이를 고려할 수 있도록 하였다. 실험에서는 다양한 특성을 갖는 IP 간 연결을 위한 인터페이스 회로를 생성하고 검증했음을 보인다.

• 인터넷정보학회논문지
• /
• 제9권6호
• /
• pp.1-13
• /
• 2008

신뢰 컴퓨팅(Trusted Computing)은 하드웨어를 통해 컴퓨터 사용자가 제어할 수 있는 범위 이상에서 보안성을 제공하고, 컴퓨팅 장치에 대한 신뢰를 보장하는 기술을 말한다. 신뢰 컴퓨팅에서 규정한 TPM(Trusted Platform Module)이라는 전용 보안칩은 신뢰성 있는 데이터 저장 및 신뢰성 있는 플랫폼 상태 보고를 가능하게 하는 핵심 장치이다. 데이터 실링은 데이터를 암호화할 때 특정한 플랫폼의 상태와 연관시켜 기존의 암호화를 통한 기밀성 보호를 한층 더 강화한 강력한 보안 기법이다. 데이터 실링에는 이진 해쉬 값 기반의 플랫폼 구성 상태를 직접 활용하는 방식과 플랫폼의 제공 성질(property)을 실링에 활용하는 방식이 있다. 본 논문에서는 Dijkstra가 제안한 최소 전제조건 개념을 이용한 새로운 성질 기반의 데이터 실링 및 해제 프로토콜을 제안한다. 제안하는 프로토콜은 실링 할 때와 동일한 성질에서 실링 해제를 가능하게 하여 정상적 시스템 업데이트 시 실링 해제가 가능하도록 한다. 그러면서 기존 성질 기반 실링 방식의 문제점인 제3자 신뢰 기관의 비현실성 및 플랫폼의 프라이버시 노출 문제를 해결하였다. 본 논문은 제안 프로토콜의 보안성을 분석적으로 제시하였으며, Strasser가 개발한 소프트웨어 TPM 에뮬레이터 환경에서 프로토콜을 구현하여 그 동작성을 실험적으로 입증하였다. 제안 기법은 데스크탑 PC는 물론 무선 이동 네트워크 상의 PDA나 스마트 폰 플랫폼에도 적용 가능하다.

• 예술인문사회 융합 멀티미디어 논문지
• /
• 제7권1호
• /
• pp.219-227
• /
• 2017

현재 군 지휘정보체계는 반도체칩이 장착된 전자기기의 활용도가 높으며, 최신 정보통신기술 발전에 따라 그 비중은 더욱 증가할 것으로 예상된다. 전기를 사용하는 전자기기의 경우 고출력 전기신호에 대한 일정한 내성을 보유하고 있다. 이러한 전자기기 내성을 기준화 한 것이 EMC 규격이다. 한편 원자력 연구원에서는 서울 상공 100km지점에서 10kt급의 핵폭발이 발생할 경우 반경 170km 지역까지 고출력전자기파가 발생하여 해당지역 대부분 전자장비에 피해가 예상된다는 시뮬레이션 결과를 발표한 바 있다. 이러한 경우 발생하는 영향을 방호하기 위한 기준은 EMP 방호 규격으로 정의된다. 대부분의 상용 전자기기의 경우 EMC 기준은 충족하지만 EMP 기준을 충족하는지의 여부를 확인할 수가 없다. EMP 방호기준 충족여부를 확인하기 위한 장비와 절차가 쉽지 않고 비용적인 측면이 있기 때문이다. 보통 부득이한 경우를 제외하고는 EMP 방호기준 충족여부에 대해서는 검증하지 않는 실정이다. 이점을 고려하여 본 연구에서는 EMC-EMP 상관관계 분석을 통하여 일반 전자기기의 EMP 방호능력에 대해서 확인하고 이를 바탕으로 EMP 방호능력 향상방안을 확인하였다.

• 전자공학회논문지
• /
• 제50권8호
• /
• pp.128-135
• /
• 2013

본 논문에서는 고전압 공정기술을 이용하여 고속 디밍제어가 가능한 고출력-LED 드라이버를 설계하였다. 제안하는 고출력-LED 드라이버는 디밍신호를 통해서 LED에 필요한 전류량을 예측하고, 예측된 전류의 일부분을 인덕터 전류로 피드백시키는 방법을 사용하여서, LED 전류 상승시간이 최소화되도록 설계하였다. 기존 고출력-LED 드라이버의 최소 LED 전류 상승시간은 $3{\mu}s$로 제한된 반면 제안하는 고출력-LED 드라이버의 최소 LED전류 상승시간은 1/10 정도로 감소되었다. 설계된 LED 드라이버는 $0.35{\mu}m$ 60V BCDMOS 2-poly 4-metal 공정으로 제작되었으며 측정 결과 입력전압 12V, 9개의 백색 LED, 353mA LED전류, 1KHz 디밍주파수에서 LED전류 상승시간과 전력전달효율은 각각 240ns, 93.7%로 측정되었다.

• 디지털융복합연구
• /
• 제11권4호
• /
• pp.221-227
• /
• 2013

RFID는 IC 칩과 무선통신을 통해 다양한 개체의 정보를 관리할 수 있는 인식기술이다. 생산에서 판매에까지의 과정을 초소형 IC 칩에 내장하여 이를 무선으로 추적하는 기술로써 전자태그, 스마트태그 또는 전자라벨 등으로 불러지고 있다. 현재 의료, 국방, 물류, 보안 등에 응용하여 사용하기위해 적용 및 개발이 진행되고 있으나 구조상 태그의 정보를 읽어 들이는 리더와 정보를 제공하는 태그, 데이터를 관리하는 데이터베이스로 구성되는데 리더와 태그 구간이 무선구간으로 보안에 취약한 문제가있다. 따라서 취약한 부분을 해결하고자 보안프로토콜의 연구가 활발히 진행되고 있으나 구현부분이 어려워 정리증명 단계의 제안이 대부분이다. 이는 추후 다른 연구자에 의해 취약성이 발견되는 부분이 많아 실제시스템에 적용시 많은 어려움이 존재한다. 본 논문에서는 제안한 보안프로토콜을 CasperFDR 정형검증 도구를 사용하여 제안한 프로토콜의 보안성을 실험 검증하였으며 각종공격에 안전한 방식임이 확인되었다. 향후 실제 태그에 적용할시 보안성에 대한 안전보장 및 새로운 공격에 대한 안전성을 충족하였다.

• 전자공학회논문지D
• /
• 제36D권5호
• /
• pp.11-20
• /
• 1999

마이크로 프로세서의 동작 속도가 빨라지면서 메모리의 데이터 전송 폭이 시스템 성능을 제한하는 중요 인자가 되고 있다. 또한 CPU와 메모리 및 입출력회로가 하나의 반도체에 집적되는 실장 제어용 마이크로 프로세서의 가격을 낮추기 위해서 메모리 크기를 줄이는 것이 중요하다. 본 논문에서는 코드 밀도가 높은 32 비트 마이크로 프로세서 구조로 가칭 확장 명령어 세트 컴퓨터(Extendable Instruction Set Computer: EISC)를 제안한다. 32 비트 EISC는 16개의 범용 레지스타를 가지며, 16 비트 고정 길이 명령어, 짧은 오프셋 인덱스 어드래싱과 짧은 상수 오퍼랜드 명령어를 가지며, 확장 레지스타와 확장 프래그를 사용하여 오프셋 및 상수 오퍼랜드를 확장할 수 있다. 32비트 EISC는 FPGA로 구현하여 1.8432MHz에서 모든 기능이 정상적으로 동작하는 것을 확이하였고, 크로스 어셈블러와 크로스 C/C++ 컴파일러 및 명령어 시뮬레이터를 설계하고 동작을 검증하였다. 제안한 EISC의 코드 밀도는 기존 RISC의 140-220%, 기존 CISC의 120-140%로 현격하게 높은 장점을 가진다. 따라서 데이터 전송 폭을 적게 요구하므로 차세대 컴퓨터 구조로 적합하고, 프로그램 메모리 크기가 작아지므로 실장 제어용 마이크로 프로세서에 적합하기 때문에 폭 넓은 활용이 기대된다.

• 대한전자공학회논문지TC
• /
• 제47권3호
• /
• pp.50-56
• /
• 2010

본 논문에서는 알키메디안 스파이럴 슬롯을 이용한 소형화된 광대역 안테나가 제안되었다. 제안된 안테나는 광대역 특성을 갖는 CPW 급전 구조, 스파이럴 구조와 슬롯 구조를 이용하여 소형화된 안테나의 크기와 매우 넓은 대역폭을 갖는다. 알키메디안 슬롯의 폭과 간격, CPW 급전 구조에서의 급전선로와 접지면 사이의 폭은 좋은 임피던스 정합의 특성과 넓은 대역폭을 갖도록 하기 위해 최적화 하였다. 제안된 안테나의 크기는 $8mm\;{\times}\;13mm$이며 FR-4 (비유전율 : 4.4, 기판두께 : 0.8mm) 기판 위에 설계되어졌다. 모의 실험한 결과 제안된 안테나의 임피던스 대역폭 (VSWR $\leq$ 2)은 5.98GHz (4.1GHz ~ 10.08 GHz)이고 1.57 dBi ~ 3.97 dBi의 균일한 이득을 갖으며 이득은 8.7 GHz에서 3.97 dBi를 갖는다. 측정 결과 제작된 안테나의 임피던스 대역폭 (VSWR $\leq$ 2)은 6.02GHz (4.48 GHz ~ 10.5 GHz)이고 최 대 이득은 9.4GHz에서 2.68 dBi틀 갖는다. 제안된 광대역 안테나는 넓은 주파수 범위에서 임피던스 정합과 방사패턴올 유지하는 특성을 나타내므로 넓은 대역이 요구되는 무선 통신 시스템에 응용될 수 있을 것으로 사료된다.

• 디지털콘텐츠학회 논문지
• /
• 제10권2호
• /
• pp.199-207
• /
• 2009

Q-스위칭은 셔터나 다른 광학소자를 레이저 광 공진기 내에 넣어 광이 공진기 내에서 발진하는데 손실을 유발하고, 충분한 반전분포가 활성 매질 내에서 생성되면 순간적으로 셔터를 열어 공진기 내에 축적된 에너지가 매우 강한 빛으로 방출되게 하는 것이다. 이와 같이 Q-스위칭은 레이저 공진기의 Q--factor를 감소시켰다가 갑자기 증가시키는 것이다. 레이저 Q-스위칭의 방법에는 mechanical switching 방법, electro-optic switching 방법, switching by saturable absorber 방법, acousto-optic switching 방법 등 크게 4가지가 쓰이고 있다. 이들 중 전기광학적인 효과에 의한 전기적인 전환은 짧은 펄스폭의 Q-스위칭 펄스를 생성할 수 있기 때문에 널리 사용되고 있다. 따라서, 전기광학효과의 특성을 가진 Pockel cell은 Q--switch로 사용하기 적합한 것으로 알려져 있다. 본 연구에서는 포켈스 셀 Q-스위치용 구동 장치를 스위칭 소자인 FET와 PIC 마이크로프로세서 및 펄스 트랜스로 설계, 제작하고, 펄스형 Nd:YAG 레이저 시스템에 적용하여 Q-스위치의 동작 특성을 조사, 연구하였다. 또한, 이 Q-스위치를 통하여 출력된 Nd:YAG 레이저 빔의 측정치를 이론적 계산에 의해 구해진 예상치와 비교하여 Q-스위칭 된 레이저 빔의 특성을 분석하였다.

• 지능정보연구
• /
• 제20권2호
• /
• pp.163-178
• /
• 2014

본 연구는 스마트카드 가상화(ViSCa: Virtualization of Smart Cards) 플랫폼 기반의 모바일 결제 서비스를 제안하고 타 사례와 비교분석을 한다. 스마트카드 가상화 플랫폼 기반의 모바일 결제 서비스는 단말 가상화 기술을 이용하여 스마트카드 하드웨어를 가상화하고, 모바일 클라우드 기술을 통해 가상화된 스마트카드에 대한 통합 관리를 목표로 하는 Smart Cards as a Service (이하 SCaaS)이다. 스마트카드 가상화 플랫폼 기반 모바일 결제 서비스는 스마트카드를 가상화하여 클라우드에 저장한 후, 애플리케이션(이하 앱)을 통해 사용자 인증을 거쳐 모바일 클라우드에 저장된 스마트카드 중 한 가지를 선택하여 결제한다. 연구 범위 설정 및 사례 선정을 위해 선행연구에서 진행한 모바일 결제 서비스 분류 방식을 토대로 제안하는 서비스와 관련 있는 특징별, 서비스 유형별 그룹을 도출하였다. 공통적으로 기존 결제수단(신용카드) 정보를 모바일 기기에 저장하여 오프라인 매장에서 결제하는 특징을 지닌 것으로 나타났다. 도출된 그룹은 금융거래정보의 저장 위치에 따라 앱과 연결된 서버에 저장하는 '앱 방식'과 모바일 기기 내부의 보안요소(Secure Element, SE)에 금융거래정보가 담긴 IC(Integrated Circuit, 집적회로) 칩을 탑재하는 '모바일 카드 방식'으로, 2 가지 서비스 유형으로 나타낼 수 있다. 모바일 결제 서비스의 채택 요인 및 시장 환경 분석과 관련된 선행연구를 토대로 경제성, 범용성 보안성, 편리성, 응용성, 효율성, 총 6가지 비교분석을 위한 평가 요인을 도출하였으며, 스마트카드 가상화 플랫폼 기반 모바일 결제 서비스와 도출된 그룹에서 선정된 사례 5 가지를 비교 분석하였다.