• 대한전자공학회논문지SD
• /
• 제45권12호
• /
• pp.65-72
• /
• 2008

이 논문은 seamless 주파수 트래킹 방법을 이용한 새로운 이중 루프 디지털 PLL(DPLL)을 제안한다. Coarse 루프와 fine 루프로 구성되는 이중 루프 구조는 빠른 획득 시간과 스위칭 잡음 억제를 위하여 successive approximation register기법과 TDC 회로를 사용하였다. 제안된 DPLL은 입력 주파수의 long-term 지터에 따른 지터 특성을 보상하기 위하여 Coarse와 fine의 코드 변환 주파수 트래킹 방법을 새로이 추가하였다. 또한, 제안된 DPLL은 넓은 주파수 동작 범위와 낮은 지터 특성 위하여 전류 제어 발진기와 V-I 변환기로 구성되는 전압제어 발진기를 채택하였다. 제안된 DPLL은 동부 하이텍 $0.18-{\mu}m$ CMOS 공정으로 구현하였으며 1.8V의 공급전압에서 0.4-2GHz의 넓은 동작 주파수 범위와 $0.18mm^2$의 적은 면적을 가진다. H-SPICE 시뮬레이션을 통하여, DPLL은 2GHz의 동작 주파수에서 18mW 파워소비와 전원잡음이 없는 경우 3psec이하의 p-p period 지터를 확인하였다.

• 한국전자파학회논문지
• /
• 제23권1호
• /
• pp.47-55
• /
• 2012

본 논문에서는 고속의 단거리 탄도탄과 항공기 등의 표적을 탐지 추적할 수 있는 밀리미터파 탐색기의 종합성능 시험을 위해 개발한 HILS(Hardware-In-the-Loop Simulation)와 시험 장비를 설명한다. 이 시스템은 다양한 종류의 표적과 고속, 고기동 이동 표적의 궤적을 모사하기 위해 141개의 혼 안테나 배열, 배열 안테나 스위칭과 이득 및 위상 제어 알고리즘을 이용한다. 또한, 표적에 대한 속도, 거리뿐만 아니라, 클러터와 재밍 환경을 모사한다. 시스템 전체 구성과 표적 운동 모의기, 모의 신호 발생기, 고속 데이터 획득 장치, 통제 제어기 등과 같은 주요 구성품들의 구현과 측정 결과를 설명하였다. 이 통합 시스템은 동적 실시간 탐지/추적에 대한 밀리미터파 탐색기의 성능을 모의 비행 시나리오 기반으로 시험할 수 있다.

• Journal of Electrical Engineering and Technology
• /
• 제8권1호
• /
• pp.190-196
• /
• 2013

This paper proposes a new guidance law, which considers the Field of View (FOV) of the seeker when a missile has a strapdown seeker mounted instead of a gimbal seeker. When a strapdown seeker, which has a narrow FOV, is used for tracking a target, the FOV of the seeker is an important consideration for guidance performance metrics such as miss distance. We propose a new guidance law called hybrid guidance (HG) to address the shortcomings of conventional guidance laws such as proportional navigation guidance (PNG), which cannot maintain lock-on conditions against high speed targets due to the narrow FOV of the strapdown seeker. The aim of the HG law is to null miss distance and to maintain the look angle within the FOV of the strapdown seeker. In order to achieve this goal, we combine two guidance laws in the HG law. One is a PNG law to null the LOS rate, and the other is a sliding mode guidance (SMG) law derived to keep the look angle within the FOV by employing a Lyapunov-like function with a sliding mode control methodology. We also propose a method to switch these two guidance laws at certain look angles for better guidance performance.

• Journal of Power Electronics
• /
• 제17권4호
• /
• pp.1037-1047
• /
• 2017

The Differential Power Processing (DPP) converter is a promising multi-module photovoltaic inverter architecture recently proposed for photovoltaic systems. In this paper, a DPP converter architecture, in which each PV-panel has its own DPP converter in shunt, performs distributed maximum power point tracking (DMPPT) control. It maintains a high energy conversion efficiency, even under partial shading conditions. The system architecture only deals with the power differences among the PV panels, which reduces the power capacity of the converters. Therefore, the DPP systems can easily overcome the conventional disadvantages of PCS such as centralized, string, and module integrated converter (MIC) topologies. Among the various types of the DPP systems, the feed-forward method has been selected for both its voltage balancing and power transfer to a modified H-bridge inverter that needs charge balancing of the input capacitors. The modified H-bridge multi-level inverter had some advantages such as a low part count and cost competitiveness when compared to conventional multi-level inverters. Therefore, it is frequently used in photovoltaic (PV) power conditioning system (PCS). However, its simplified switching network draws input current asymmetrically. Therefore, input capacitors in series suffer from a problem due to a charge imbalance. This paper validates the operating principle and feasibility of the proposed topology through the simulation and experimental results. They show that the input-capacitor voltages maintain the voltage balance with the PV MPPT control operating with a 140-W hardware prototype.

• 한국항행학회논문지
• /
• 제26권1호
• /
• pp.35-45
• /
• 2022

본 논문에서는 PV 시스템에서 태양광 발전 시스템의 완전한 동작을 위해 DC-DC 벅-부스트 컨버터와 MPPT (Maximum Power Point Tracking)제어 시스템에 대한 완전한 동작 시스템에 대해 모델링하고 시뮬레이션을 수행하여 양호한 동작을 확인하고자 한다. 이를 위해 이중층 커패시터(EDLC:Electric double-layer capacitors )를 사용한 순간전압강하 보상장치가 개발되어 적용되고 있다. 따라서 태양광 발전의 ESS(Energy Storage System)를 고려한 PCS(Power Conditioning System)를 제안하여 부하평준화를 통한 전력의 안정적인 공급을 확인한다. 본 논문에서는 순간전압강하 보상장치(DVR :Dynamic Voltage Restorer)에 사용되는 전기 이중층 커패시터에 비해 동일 사이즈 대비 에너지 밀도가 높은 하이브리드 커패시터(hybrid capacitor)를 적용하는 연구를 하였고, 단상 3[kW] 계통 연계형 태양광 전력변환기를 제안하였다.

• 전력전자학회논문지
• /
• 제26권4호
• /
• pp.271-276
• /
• 2021

Arc fault detector based on multilevel DWT with analysis of high-frequency noise components over 100 kHz is proposed in this study to improve the performance in detecting serial arcs and distinguishing them from inverter noise in PV systems. PV inverters generally operate at a frequency range of 20-50 kHz for switching operation and maximum power tracking control, and the effect of these frequency components on the signal for arc detection leads to negative arc detection. High-speed ADC and multilevel DWT are used in this study to analyze frequency components above 100 kHz. Such high frequency components are less influenced by inverter noise and utilized to detect as well as separate DC series arc from inverter noise. Arc detectors identify the input current of PV inverters using a Rogowski coil. The sensed signal is filtered, amplified, and used in 800kSPS ADC and DWT analysis and arc occurrence determination in DSP. An arc detection simulation facility in UL1699B was constructed and AFD tests the proposed detector were conducted to verify the performance of arc detection and performance of distinction of the negative arc. The satisfactory performance of the arc detector meets the standard of arc detection and extinguishing time of UL1699B with an arc detection time of approximately 0.11 seconds.

• 대한전자공학회논문지SD
• /
• 제49권1호
• /
• pp.15-24
• /
• 2012

본 논문에서는 Switched-Capacitor 지연 기법의 새로운 고해상도 DPWM 발생기를 사용한 Dynamic-Response-Free SMPS를 제안한다. 제안된 회로는 Switched-Capacitor 지연 기법을 이용한 DPWM 발생기의 내부 커패시터 전압 기울기를 제어하는 방식으로 DPWM의 duty ratio를 결정한다. 제안된 회로는 컨버터의 피드백 전압과 기준전압을 비교하여 DPWM 발생기의 내부 캐패시터에 충방전되는 전류량을 제어하는 방식으로 출력전압 tracking이 가능하다. 따라서 제안된 회로는 기존 closed loop 제어 방식의 SMPS들에서 문제점이 되고 있는 동적 응답특성을 고려할 필요가 없으며, 출력 전압에 overshoot/undershoot로 인한 ringing 현상이 발생하지 않는다는 큰 장점을 가진다. 제안된 회로는 1MHz~10MHz까지 스위칭주파수를 사용자가 선택할 수 있으며, 100MHz의 내부 제어 동작 주파수로 10MHz 최대 스위칭 주파수(DPWM) 발생이 가능하다. 100MHz의 내부 제어 동작 주파수를 사용하여 10MHz 스위칭 주파수 발생시 소모되는 내부 회로의 최대 전류는 2.7mA이며, 출력 버퍼를 포함한 전체 시스템의 전류 소모는 15mA이다. 제안된 회로는 0.125%의 DPWM duty ratio 해상도를 가지고 부하에 최대 1A까지 전류공급이 가능하며, 최대 리플 전압은 8mV이다. 동부하이텍 BCD $0.35{\mu}m$ 공정 파라미터를 이용해 시뮬레이션을 수행하여 제안된 회로의 동작을 검증하였다.