• 정보처리학회논문지A
• /
• 제12A권3호
• /
• pp.223-228
• /
• 2005

임베디드 시스템에서 일반적으로 메모리가 가장 많은 에너지를 소비하는 것으로 알려지고 있다. 임베디드 자바가상기계의 경우도 마찬가지이며, 따라서 보다 에너지 효율이 높은 자바가상기계의 개발을 위해서는 자바 메모리의 에너지 사용을 최적화 하는 것이 무엇보다 중요하다. 본 논문에서는 자바 프로그램 실행 시 수많은 바이트코드들이 어떻게 논리적 메모리를 접근하는지 분석하였다. 이런 접근 형태 분석은 자바 메모리의 설계 및 구현 기술을 선택하는데 큰 통찰력을 제공해 준다 힙, 오퍼랜드 스택, 지역변수배열 등 세 가지 논리적 데이터 공간에 대해 각각 메모리 접근을 분석하였으며, 분석 결과 오퍼랜드 스택이 가장 빈번하게, 또한 균일하게 사용되었으며 힙이 가장 드물게, 그리고 불균일하게 사용되었음을 알 수 있었다. 힙과 지역변수배열은 읽기 위주로 사용되었으며, 오퍼랜드 스택은 읽기와 쓰기 비율이 크게 다르지 않았다.

• 반도체디스플레이기술학회지
• /
• 제22권4호
• /
• pp.53-58
• /
• 2023

The storage capacity of 3D-NAND flash memory has been enhanced by the multi-layer dielectrics. The deposition process has become more challenging due to the tight process margin and the demand for accurate process control. To reduce product costs and ensure successful processes, process diagnosis techniques incorporating artificial intelligence (AI) have been adopted in semiconductor manufacturing. Recently there is a growing interest in process diagnosis, and numerous studies have been conducted in this field. For higher model accuracy, various process and sensor data are required, such as optical emission spectroscopy (OES), quadrupole mass spectrometer (QMS), and equipment control state. Among them, OES is usually used for plasma diagnostic. However, OES data can be distorted by viewport contamination, leading to misunderstandings in plasma diagnosis. This issue is particularly emphasized in multi-dielectric deposition processes, such as oxide and nitride (ON) stack. Thus, it is crucial to understand the potential misunderstandings related to OES data distortion due to viewport contamination. This paper explores the potential for misunderstanding OES data due to data distortion in the ON stack process. It suggests the possibility of excessively evaluating process drift through comparisons with a QMS. This understanding can be utilized to develop diagnostic models and identify the effects of viewport contamination in ON stack processes.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제16권2호
• /
• pp.177-185
• /
• 2010

광선-다각형 교차 계산은 광선 추적법 계산의 상당 부분을 차지하는 중요한 구성요소로서, 보편적으로 정적인 장면에 대해서는 kd-트리와 같은 공간 자료구조를 사용하여 교차 계산을 가속하여왔다. 최근 CPU에 비해 상대적으로 제한된 계산구조를 가지는 GPU에 적합하도록 변형된 kd-트리 탐색 기법이 몇 가지 제시되어 왔는데, 본 논문에서는 이러한 기존 방법을 보완할 수 있는 두 가지 구현 기법을 제안한다. 첫째, 트리 탐색을 위한 스택을 전역 메모리에 할당할 경우 전역 메모리 접근으로 인한 비용을 줄이고자 하는 캐쉬 적용 스택 방법과 둘째, 기존의 로프 방법의 문제점인 상당한 메모리 요구량을 줄이고자 하는 적은 깊이의 스택(short stack)을 사용한 로프 방법을 제시한다. 제안된 방법의 효용성을 보이기 위하여 기존의 GPU용 탐색 방법과의 성능 비교 분석을 수행한다. 이러한 실험 결과는 향후 GPU용 광선추적법 소프트웨어 개발자들이 상황에 맞는 적절한 kd-트리 탐색 방법을 선택할 수 있도록 해주는 중요한 정보를 제공하게 될 것이다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.168-168
• /
• 2011

정보화 사회가 도래함으로 개인별 정보 이용량이 급격히 증가하였고 스마트폰과 같은 모바일 기기의 개발로 정보 이용량이 최고치를 갱신 중이다. 이러한 흐름 속에 사람들은 빠른 처리 속도와 고도의 저장 능력을 요구하게 되고 이에 따라 새로운 Random Access Memory에 대한 연구가 활발히 진행되고 있다. 현재 Dynamic Random Access Memory (DRAM)가 눈부신 발전과 성과를 이룩하고 있지만 전원 공급이 중단 될 경우 저장된 내용들이 지워진다는 단점을 가지고 있다. DRAM의 장점에 이러한 단점을 보완할 수 있는 차세대 반도체 소자로 주목 받고 있는 것이 Magnetic Random Access Memory (MRAM)이다. DRAM에서 Capacitor와 유사한 기능을 하는 MTJ stack은 tunneling magnetoresistance (TMR) 현상을 나타내는 자기저항 박막을 이용하여 MRAM 소자에 집적된다. 본 연구에서는 MRAM의 자성 재료로 구성된 MTJ stack을 효과적으로 식각하고 우수한 식각 profile을 얻는 동시에 재증착의 문제를 해결하는데 목적을 둔다. 본 IrMn 자성 박막의 식각 연구는 유도결합 플라즈마 반응성 이온 식각 (Inductively Coupled Plasma Reactive Ion Etching: ICPRIE)법을 이용하여 진행되었다. 특히 본 연구에서는 종래의 $Cl_2$, $BCl_3$ 그리고 HBr과 같은 부식성 가스가 아닌 부식성이 없는 $CH_4$가스를 선택하여 그 농도를 변화시키면서 식각하였고 더 나아가 $O_2$를 첨가하면서 그 효과를 극대화하려고 시도하였다. IrMn 자성 박막의 식각 속도, TiN 하드 마스크에 대한 식각 선택도 그리고 profile 등이 조사되었고 최종적으로 X-ray photoelectron spectroscopy (XPS)를 이용하여 식각 메카니즘을 이해하려고 하였다.

• 반도체디스플레이기술학회지
• /
• 제8권1호
• /
• pp.13-17
• /
• 2009

In PRAM applications, the devices can be made for both binary and multi-state storage. The ability to attain intermediate stages comes either from the fact that some chalcogenide materials can exist in configurations that range from completely amorphous to completely crystalline or from designing device structure such a way that mimics multiple phase chase phenomena in single cell. We have designed stack-structured phase change memory cell which operates as multi-state storage. Amorphous $Ge_xTe_{100-x}$ chalcogenide materials were stacked and a diffusion barrier was chosen for each stack layers. The device is operated by crystallizing each chalcogenide material as sequential manner from the bottom layer to the top layer. The amplitude of current pulse and the duration of pulse width was fixed and number of pulses were controlled to change overall resistance of the phase change memory cell. To optimize operational performance the thickness of each chalcogenide was controlled based on simulation results.

• Journal of information and communication convergence engineering
• /
• 제4권2호
• /
• pp.84-87
• /
• 2006

Lateral distributions of locally injected electrons and holes in an oxide-nitride-oxide (ONO) dielectric stack of two different silicon-oxide-nitride-oxide-silicon (SONOS) memory cells are evaluated by single-junction charge pumping technique. Spatial distribution of electrons injected by channel hot electron (CHE) for programming is limited to length of the ONO region in a locally ONO stacked cell, while is spread widely along with channel in a fully ONO stacked cell. Hot-holes generated by band-to-band tunneling for erasing are trapped into the oxide as well as the ONO stack in the locally ONO stacked cell.

• Journal of Information Processing Systems
• /
• 제11권1호
• /
• pp.95-103
• /
• 2015

This paper presents a memory efficient tree based anti-collision protocol to identify memoryless RFID (Radio Frequency Identification) tags that may be attached to products. The proposed deterministic scheme utilizes two bit arrays instead of stack or queue and requires only ${\Theta}(n)$ space, which is better than the earlier schemes that use at least $O(n^2)$ space, where n is the length of a tag ID in a bit. Also, the size n of each bit array is independent of the number of tags to identify. Our simulation results show that our bit array scheme consumes much less memory space than the earlier schemes utilizing queue or stack.

• 디지털콘텐츠학회 논문지
• /
• 제12권4호
• /
• pp.551-557
• /
• 2011

본 논문에서는 안드로이드 2.3에서 어플리케이션 실행 시 가비지 컬렉션(garbage collection)으로 인하여 발생하는 성능 저하를 감소시키기 위한 자바(Java) 객체들의 스택 할당(stack allocation) 기법을 제안하였다. 제안한 스택 할당 기법에서는 자바 객체들을 가비지 컬렉션이 되는 힙(Heap) 영역 대신에 스택에 할당함으로써 실행 시 가비지 컬렉션 대상이 되지 않게 한다. 제안한 기법의 성능 검증을 위하여 실제 자바 벤치마크에서 널리 사용되고 있는 Caffeinemark 및 자체 벤치마크 어플리케이션을 통해 안드로이드 스마트 폰에서 비교 실험을 하였다. 그 결과 자바 객체들의 스택 할당에 따르는 동작상의 오버헤드로 인한 수행 속도의 저하는 미미함을 보이면서도 가비지 컬렉션 수행 빈도는 상당히 감소시켜 어플리케이션 동작 및 사용자 인터페이스 성능 향상을 가져왔다.

• 한국정보과학회논문지:시스템및이론
• /
• 제34권11호
• /
• pp.572-580
• /
• 2007

무선 센서 네트워크는 자연 환경의 정보를 수집하고, 수집한 정보를 가공하고, 가공된 정보를 무선 통신을 통하여 사용자에게 실시간으로 전달하는 기능을 가진 설비이다. 이러한 센서 네트워크는 다수의 무선 센서 노드들로 이루어지고, 이 센서 노드들은 비용 효율성의 이유로 매우 제한적인 하드웨어 칩들로 구성된다. 예를 들어, UC Berkeley에서 설계한 MICA센서 노드에는 8-bit CPU, 4KB RAM, 그리고, 128KB FLASH 등으로 구성된다. 따라서 이것들을 동작시키는 센서 운영체제는 이러한 하드웨어 제약성을 감내할 수 있어야 한다. 본 논문에서는 멀티 쓰레디드 센서 운영체제를 위한 공간 효율적인 쓰레드 스택 관리 기법을 제안한다. 제안한 기법은 컴파일 시점에 각 쓰레드 함수의 스택 사용량 정보를 측정한다. 측정된 결과를 바탕으로, 함수 호출 시와 같은 스택 영역의 요구가 발생할 경우에 스택의 할당 및 반환 작업을 수행하여 쓰레드 스택 영역을 동적으로 관리한다. 본 기법은 나노 Qplus 센서 운영체제에서 구현되었다. 본 논문의 성능 실험을 통하여, 제안한 기법을 사용하는 것이 기존의 정적인 스택 관리 방법을 사용하는 것 보다 스택 메모리 공간을 보다 효율적으로 관리할 수 있음을 확인한다.

• 한국전기전자재료학회논문지
• /
• 제35권1호
• /
• pp.44-49
• /
• 2022

In this paper, we investigated current (I)- and voltage (V)-sweeping properties in a double-stack structure, Ge₂Sb₂Te₅/Ti/W-doped Ge₈Sb₂Te₁₁, a candidate medium for applications to multilevel phase-change memory. 200-nm-thick and W-doped Ge₂Sb₂Te₅ and W-doped Ge₈Sb₂Te₁₁ films were deposited on p-type Si(100) substrate using magnetron sputtering system, and the sheet resistance was measured using 4 point-probe method. The sheet resistance of amorphous-phase W-doped Ge₈Sb₂Te₁₁ film was about 1 order larger than that of Ge₂Sb₂Te₅ film. The I- and V-sweeping properties were measured using sourcemeter, pulse generator, and digital multimeter. The speed of amorphous-to-multilevel crystallization was evaluated from a graph of resistance vs. pulse duration (t) at a fixed applied voltage (12 V). All the double-stack cells exhibited a two-step phase change process with the multilevel memory states of high-middle-low resistance (HR-MR-LR). In particular, the stable MR state is required to guarantee the reliability of the multilevel phase-change memory. For the Ge₂Sb₂Te₅ (150 nm)/Ti (20 nm)/W-Ge₈Sb₂Te₁₁ (50 nm), the phase transformations of HR→MR and MR→LR were observed at t<30ns and t<65ns, respectively. We believe that a high speed and stable multilevel phase-change memory can be optimized by the double-stack structure of proper Ge-Sb-Te films separated by a barrier metal (Ti).