J. Korean Inst. Electr. Electron. Mater. Eng. Vol. 35, No. 1, pp. 44-49 January 2022 DOI: https://doi.org/10.4313/JKEM.2022.35.1.7 ISSN 1226-7945(Print), 2288-3258(Online)

다중준위 상변환 메모리를 위한 Ge₂Sb₂Te₅/Ti/W-Ge₈Sb₂Te₁₁ 구조의 전기적 특성 연구

오우영1, 이현용200

¹ 전남대학교 신화학소재공학과 ² 전남대학교 화학공학부

A Study on the Electrical Characteristics of Ge₂Sb₂Te₅/Ti/W-Ge₈Sb₂Te₁₁ Structure for Multi-Level Phase Change Memory

Woo-Young Oh¹ and Hyun-Yong Lee²

¹ Department of Advanced Chemicals and Engineering, Chonnam National University, Gwangju 61186, Korea
² School of Chemical Engineering, Chonnam National University, Gwangju 61186, Korea

(Received August 23, 2021; Revised September 1, 2021; Accepted September 2, 2021)

Abstract: In this paper, we investigated current (I)- and voltage (V)-sweeping properties in a double-stack structure, $Ge_2Sb_2Te_5/Ti/W$ -doped $Ge_8Sb_2Te_{11}$, a candidate medium for applications to multilevel phase-change memory. 200-nm-thick $Ge_2Sb_2Te_5$ and W-doped $Ge_8Sb_2Te_{11}$ films were deposited on p-type Si(100) substrate using magnetron sputtering system, and the sheet resistance was measured using 4 point-probe method. The sheet resistance of amorphous-phase W-doped $Ge_8Sb_2Te_{11}$ film was about 1 order larger than that of $Ge_2Sb_2Te_5$ film. The I- and V-sweeping properties were measured using sourcemeter, pulse generator, and digital multimeter. The speed of amorphous-to-multilevel crystallization was evaluated from a graph of resistance vs. pulse duration (t) at a fixed applied voltage (12 V). All the double-stack cells exhibited a two-step phase change process with the multilevel memory states of high-middle-low resistance (HR-MR-LR). In particular, the stable MR state is required to guarantee the reliability of the multilevel phase-change memory. For the $Ge_2Sb_2Te_5$ (150 nm)/Ti (20 nm)/W-Ge_8Sb_2Te_{11} (50 nm), the phase transformations of HR \rightarrow MR and MR \rightarrow LR were observed at t<30ns and t<65ns, respectively. We believe that a high speed and stable multilevel phase-change memory can be optimized by the double-stack structure of proper Ge-Sb-Te films separated by a barrier metal (Ti).

Keywords: Multilevel phase change memory, Double-stack structure, Ge₂Sb₂Te₅, W-doped Ge₈Sb₂Te₁₁, Sputtering

1. 서 론

☑ Hyun-Young Lee; hyleee@chonnam.ac.kr

최근 4차 산업혁명 기술 분야의 발전과 더불어 고용량, 고속, 낮은 소비 전력으로 구동되는 고성능 반도체의 개발 이 요구되고 있다. 기존에 사용되고 있는 대표적인 메모리 반도체는 DRAM과 SRAM 그리고 flash memory가 있다 [1]. DRAM과 SRAM은 속도는 빠르지만 데이터 유지를 위

Copyright ©2022 KIEEME. All rights reserved. This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://creativecommons.org/licenses/by-nc/3.0) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

해서는 지속적인 전원 공급이 필요하다는 단점이 있고, flash memory는 전원 공급 없이도 데이터가 유지되지만 속도가 느리다는 단점을 가지고 있다. 이러한 기존의 메모 리의 단점들을 보완하기 위해 SCM (storage class memory) 영역의 차세대 메모리 반도체들의 연구가 활발 히 진행되고 있으며 그중에 PRAM (phase change RAM) 은 비휘발성, 빠른 속도, 높은 재기록 횟수 등의 장점을 지 닌 주목받는 차세대 메모리 반도체 중 하나로 평가받고 있 다 [1-3].

주기율표상 6족 원소인 S, Se, Te 등을 기반으로 하는 칼코게나이드(chalcogenide)는 열적, 광학적, 전기적 외 부 에너지의 여기로 전자 배치의 변화가 일어나며 특히, Te-기반 칼코게나이드는 비정질(amorphous)-결정질 (crystalline) 상태 간의 가역적인 상변화(reversible phase transformation)가 발생하고 이에 동반하여 반사 도, 투과도, 굴절률 등의 광학적 신호 및 비저항 등의 전기 적 신호의 변화를 일으킨다 [4,5]. 이러한 특성은 정보 저 장 장치에 사용될 수 있으며 예시로 광학적 특성을 이용한 CD, DVD RAM, 전기적 특성을 이용한 PRAM이 있다. PRAM은 전기에너지가 인가될 때 발생하는 줄열로 인하여 상변화가 일어나며 낮은 저항의 결정질 상태는 '1', 높은 저항의 비정질 상태는 '0'으로 정보를 저장한다. (GeTe)x-(Sb₂Te₃) 유사이원계(pseudo-binary) 화합물 중에서 x=2 인 Ge₂Sb₂Te₅는 PRAM 기록매질로서 가장 널리 알려져 있 으며 비정질-fcc-hcp 단계를 거쳐 상변화가 발생한다. 반 면 x=8인 또 다른 PRAM 기록매질 Ge₈Sb₂Te₁₁은 비정질fcc 단계를 거쳐 상변화가 발생한다. 이러한 상변화 단계 의 차이로 GesSb2Te11이 Ge2Sb2Te5보다 빠른 결정화속도 (crystallization speed)를 보인다 [6]. 이들 물질은 높은 비정질화 전류 및 비정질 상 유지를 위한 열적 안정성 등과 같이 해결해야 할 과제가 있기 때문에 이들 물질에 다양한 원소들을 도핑하여 열적 안정성 증가, 비저항의 증가로 인 한 소비전류 감소, 빠른 결정화 속도 등의 특성을 향상시키 려는 연구가 꾸준히 진행되어 왔다 [7-10]. 최근, 도핑, 초 격자(superlattice) 및 double-stack 구조 등을 이용한 다 중준위(multilevel) 메모리 기술로 정보저장 밀도를 향상 시키려는 연구가 보고되고 있다 [11-14].

본 연구에는 Ge-Sb-Te 계열 중에서 비정질 상태의 면 저항과 결정화 온도에서 비교적 차이가 큰 두 상변환 재료 (Ge₂Sb₂Te₅, W-doped Ge₈Sb₂Te₁₁)를 원자 확산 방지용 금속층(Ti)으로 분리한 double-stack 구조를 통해 '0' HR (high resistance), '1' MR (middle resistance), '2' LR (low resistance)의 multilevel을 구현하여 데이터 저장 밀도를 높이고자 하였다.

2. 실험 방법

1 cm × 1 cm의 크기의 p-type Si(100) 기판을 중성세 제, 아세톤, 트리클로로에틸렌, 아이소프로필알코올, 초순 수 순으로 초음파 세척을 하여 표면에 있는 오염물질을 제 거하였다. 세척된 기판 위에 Ge₂Sb₂Te₅ 타깃, 텅스텐(W) 타깃, Ge₈Sb₂Te₁₁ 타깃을 이용해 RF 마그네트론 스퍼터링 시스템으로 각각 Ge₂Sb₂Te₅, W-doped Ge₈Sb₂Te₁₁단일 막을 200 nm 두께를 갖도록 제작하였다. 이때 Ge₂Sb₂Te₅ 의 RF 파워는 50 W, W-doped Ge₈Sb₂Te₁₁의 경우 Ge₈Sb₂Te₁₁의 RF 파워는 50 W, W의 RF power 12 W로 설정하고 Ar 30 sccm, 기본 압력 5x10⁻⁶ Torr, 작동 압력 1x10⁻³ Torr로 상온에서 진행하였다. 증착된 Ge₂Sb₂Te₅ 및 W-doped Ge₈Sb₂Te₁₁ 박막의 온도에 따른 면저항을 얻 기 위한 열처리는 100℃에서 400℃까지 50℃ 간격으로 30 분간 진행하였다. 이때 200 sccm 유량의 N2를 흘려주며 승온 속도는 5℃/min의 조건으로 진행하였다. 그 후 4point probe (CNT-series)를 이용하여 면저항을 측정하 였다.

세척된 2 cm × 2 cm 크기의 p-type Si(100) 기판에 SiO₂ 200 nm, 하부전극용 W 200nm를 증착한 후 스텐실 마스크(0.2 cm × 0.2 cm)를 이용하여, 두께를 달리한 3종 류의 그림 1과 같은 double-stack 구조의 cell을 제작하 였다. 즉 다음과 같이 Ti의 두께는 20 nm로 고정하고 Wdoped Ge₈Sb₂Te₁₁과 Ge₂Sb₂Te₅의 두께 합은 200 nm로 하였다 [Ge₂Sb₂Te₅ (50 nm)/Ti/W-doped Ge₈Sb₂Te₁₁ (150 nm), Ge₂Sb₂Te₅ (100 nm)/Ti/W-doped Ge₈Sb₂Te₁₁ (100 nm), Ge₂Sb₂Te₅ (150 nm)/Ti/W-doped Ge₈Sb₂Te₁₁ (50 nm)]. Ti층은 두 박막 사이의 원자 확산 방지와 열 간 섭을 최소화하기 위한 중간 계면층이다. 기록 특성을 얻기 위해 소스미터(source meter, ADCMT 6420A)를 이용하 여 전류를 스윕하여 I-V curve를 측정하였으며, 펄스 생성기 (pulse generator, Agilent B1104A)를 통해 펄스전압과 펄스폭에 변화를 주어 펄스를 인가하고 디지털 멀티미터 (Siglent SDM3055 5½)를 통해 저항을 확인하여 결과를 R-V, R-T 그래프로 나타냈다. 이때 cell의 상부전극은 백 금 팁을 갖는 프로브를 직접 접촉하여 전기특성을 평가하 였다.

3. 결과 및 고찰

그림 2는 200 nm 두께의 Ge₂Sb₂Te₅와 W-doped Ge₈Sb₂Te₁₁의 개별 박막에 대한 면저항(R_s) 값을 보여준



Fig. 1. Schematic model of Ge₂Sb₂Te₅/Ti/W-doped Ge₈Sb₂Te₁₁ cell.



Fig. 2. Temperature-dependent sheet resistance for the 200 nm thick $Ge_2Sb_2Te_5$ and W-doped $Ge_8Sb_2Te_{11}$ films.

다. 열처리 전 증착 직후(as-dep)의 박막은 비정질 상태로 존재하기 때문에 높은 면저항을 가지고 있으며 특정 온도 에서 열처리 후 급격하게 면저항이 감소하는데 이때는 비 정질 상태에서 결정상으로 상변화가 발생했음을 의미한다. Ge₂Sb₂Te₅의 경우 약 150°C 부근에서 면저항이 급격하게 감소하였고 250°C 부근에서 한 번 더 감소하는 것을 확인 할 수 있다. 이는 Ge₂Sb₂Te₅가 비정질 - 결정질 1 (fcc 구 조), 결정질 2 (hcp 구조)의 두 단계에 걸쳐 상변화하는 특 성에 따른 결과이다 [15,16]. W-doped Ge₈Sb₂Te₁₁ 경우 에는 250°C까지 비정질 상태를 유지하다 300°C에서 곧바 로 저항이 떨어지는데 이는 W-doped Ge₈Sb₂Te₁₁가 Ge₂Sb₂Te₅와 달리 비정질-결정질(fcc 구조) 상태의 상변 화만 발생하기 때문이다 [7]. 비정질 상의 W-doped Ge₈Sb₂Te₁₁의 면저항은 약 2x10⁶Ω/□로 Ge₂Sb₂Te₅의 값과 1 order 차이를 보였으며, 결정화된 W-doped Ge₈Sb₂Te₁₁ 은 ~10³Ω/□로 결정상의 Ge₂Sb₂Te₅보다 2 order 높게 나 타났다.

그림 3은 각각 두 상변화 물질의 두께를 달리한 double stack 셀에 0~0.3 mA로 전류를 스윕한 I-V 특성 그래프 로 스윕 시간은 약 9초였다. 셀에 전류를 인가하면 이에 비 례하여 전압이 증가하다가 특정 부분에서 셀에 걸리는 전 압강하가 급격하게 감소하는 voltage snapback을 확인 할 수 있다. 이때 snapback이 발생하기 직전의 셀에 걸리 는 전압강하가 문턱전압(Vth)이고 그때 인가 전류가 Ith에 해당한다. 셀에 인가한 전류가 Ith에 근접함에 따라 기록매 질인 칼코게나이드 박막의 상변화에 의한 저항의 급격한 변화가 snapback으로 나타나며 본 연구에 사용된 셀에 대 해 그림 3에서 보는 바와 같이 두번에 걸친 snapback의 발생은 초기 비정질 상이 결정화되는 과정에서 두번에 걸 친 상변화를 일으키는 것을 알 수 있다. 그림 3으로부터 얻 어진 snapback Vth와 그때의 전류값인 Ith에 대한 값을 표 1에 정리하였다. 단일 박막의 기록매질에 대해 매질 두께 와 Vth는 비례관계 [17]를 보이므로 그림 3의 Ith, Vth를 비 교하므로 각각의 snapback은 어떠한 상변화에 기인하는 지를 유추해 보고자 하였다.

본 실험의 셀은 W-doped Ge₈Sb₂Te₁₁ 박막과 Ge₂Sb₂Te₅ 박막이 직렬로 연결된 형태의 double-stack 구조로 1차 snapback 전압(1st V_{th})은 비정질 상인 W-doped



Fig. 3. Current–sweeping I-V characterisics of double stack cell based on (a) $Ge_2Sb_2Te_5$ (50 nm)/Ti/W-doped $Ge_8Sb_2Te_{11}$ (150 nm), (b) $Ge_2Sb_2Te_5$ (100 nm)/Ti/W-doped $Ge_8Sb_2Te_{11}$ (100 nm), and (c) $Ge_2Sb_2Te_5$ (150 nm)/Ti/W-doped $Ge_8Sb_2Te_{11}$ (50 nm).

Table. 1. 1st, 2nd snapback V_{th} & I_{th} of Fig. 2(a), (b), and (c).

Ge₈Sb₂Te₁₁와 Ge₂Sb₂Te₅ 두 박막의 저항 값의 영향을 동 시에 받기 때문에 1st V_{th} 값은 2nd V_{th}보다 클 수밖에 없으 며, 1st V_{th}를 통하여 1st snapback에서 어떤 물질이 상변 화가 되었는지를 유추하는 것은 쉽지않다. 하지만 2nd snapback에서는 비정질 상태로 존재하는 박막이 둘 중 하 나로 생각한다면 2nd V_{th}의 경향을 통해 2nd snapback에서 의 상변화 박막을 유추할 수 있다. 그림 3(a), (b), and (c) 중 W-doped Ge₈Sb₂Te₁₁가 가장 두꺼운 그림 3(a)에서 2nd V_{th} ~2.181 V로 가장 큰 V_{th} 값을 보이며 2nd I_{th} 역시 가장 큰 값을 가지므로 보이므로 2nd snapback에서 발생 한 상변화 박막은 W-doped Ge₈Sb₂Te₁₁임을 유추할 수 있 다. 따라서 전류 스윕에 의해 double stack 셀은 Ge₂Sb₂Te₅ 먼저 결정화가 발생하고 후속하여 W-doped Ge₈Sb₂Te₁₁의 결정화가 일어남을 알 수 있으며 이는 그림 2의 결정화 온도 의존성과 일치한다. 또한 1st, 2nd snapback 사이의 전류 차 △Ith는 중간저항 상태(MR)의 안정성을 평가하는 지표로 사용될 수 있다. 표 1을 참고하 여 계산한 그림 3(a), (b), and (c)의 △I_{th}는 각각 0.050 mA, 0.021 mA, 0.009 mA로 W-doped Ge₈Sb₂Te₁₁ 박막 의 두께가 가장 큰 그림 3(a)의 Ge₂Sb₂Te₅(50 nm)/Ti/Wdoped Ge₈Sb₂Te₁₁ (150 nm) 셀이 가장 안정적인 MR 상 태를 가짐을 확인할 수 있다.

그림 4는 제작된 셀에 펄스폭을 100ns, 300ns, 500ns 로 달리하여 0~15 V로 스윕한 경우의 저항-전압 그래프로 HR, MR, LR의 multilevel 저항 변화를 한눈에 확인할 수 있다. 그림 4에서 보는 바와 같이 모든 셀에 대해 펄스 폭 의 감소에 따라 더 높은 전압에서 상변화가 발생하며, MR 상태가 상대적으로 넓은 전압범위에서 지속됨을 보였다. 모든 실험조건의 시료에서 충분히 안정적인 MR 상태를 유 지하였다. 특히, W-doped Ge₈Sb₂Te₁₁의 두께가 150 nm 로 가장 두꺼운 그림 4(a)의 셀의 경우, 100ns의 펄스폭에 대해 약 7.5~11.5 V 동안 MR 상태를 유지함으로써 가장 안정적인 모습을 보여주었다. 그림 4와 같이 HR→MR→ LR까지의 상변화가 발생하기 위해서는 10 V 이상의 높은 전압의 펄스를 요구하지만 상용화될 PRAM 소자는 nm 스

		Ge ₂ Sb ₂ Te ₅ (50 nm)/Ti/ W-doped Ge ₈ Sb ₂ Te ₁₁ (150 nm)	Ge ₂ Sb ₂ Te ₅ (100 nm)/Ti/ W-doped Ge ₈ Sb ₂ Te ₁₁ (100 nm)	Ge ₂ Sb ₂ Te ₅ (150 nm)/Ti/ W-doped Ge ₈ Sb ₂ Te ₁₁ (50 nm)
1 st snapback	$V_{th}[V]$	6.108	5.949	5.777
	Ith [mA]	0.067	0.066	0.080
2 nd snapback	$V_{th}\left[V ight]$	2.181	1.721	1.511
	Ith [mA]	0.117	0.087	0.089



Fig. 4. R-V curvess of double srack cells as a function of voltage sweeping with pulse durations of 500ns, 300ns, 100ns: (a) $Ge_2Sb_2Te_5$ (50 nm)/Ti/W-doped $Ge_8Sb_2Te_{11}$ (150 nm), (b) $Ge_2Sb_2Te_5$ (100 nm)/Ti/W-doped $Ge_8Sb_2Te_{11}$ (100 nm), and (c) $Ge_2Sb_2Te_5$ (150 nm)/Ti/W-doped $Ge_8Sb_2Te_{11}$ (50 nm).

케일의 작은 크기로 제작되므로 본 실험에서 제작된 셀에 비하여 훨씬 작기 때문에 상변화에 필요한 에너지소모량 도 크게 감소하여 실제 필요한 펄스 전압은 상당한 크기로 감소될 수 있다 [17].



Fig. 5. R–T graph of PRAM devices based on $Ge_2Sb_2Te_5$ (150 nm)/Ti/W-Ge_8Sb_2Te_11 (50 nm) by 12 V pulse.

일반적으로 칼코게나이드를 상변화 재료로 적용한 PRAM 소자에서 결정화→비정질화 상변화는 크고 짧은 펄스를 인 가하여 재료의 융점 이상으로 온도를 올린 후 냉각에 의해 이루어지므로 충분히 빠른 반면에 비정질→결정화 속도는 결정화 온도 이상에서의 비교적 긴 시간을 유지하여야 하 므로 PRAM 소자에 적용하기 위해 빠른 결정화 속도를 필 요로 한다. 그림 5는 본 연구에 사용한 시료의 결정화 속도 를 평가하기 위해 Ge₂Sb₂Te₅ (150 nm)/Ti/W-doped Ge₈Sb₂Te₁₁ (50 nm) 셀을 선택, 전압을 12 V로 고정하고 펄스의 폭을 10~100ns까지 5ns씩 증가시켜 인가하였을 때의 저항 변화를 나타낸 그래프이다. 펄스 폭 증가에 따라 두 단계의 결정화가 일어나며 HR→MR는 ~30ns 이하에서, MR→LR은 ~65ns 이하에서 결정화가 일어남을 알 수 있 다. 셀의 부피가 상대적으로 큼에도 불구하고 비교적 안정 한 MR을 갖는 2단계의 상변화가 100ns 이하에서 이루어 지므로 다중준위 PRAM에 적용 가능할 것으로 평가할 수 있다.

4. 결 론

본 연구에는 Ge-Sb-Te 계열 중에서 비정질 상태의 면 저항과 결정화 온도에서 비교적 차이가 큰 두 상변화 재료 (Ge₂Sb₂Te₅, W-doped Ge₈Sb₂Te₁₁)를 원자확산 방지용 금속층(Ti)으로 분리한 double-stack 구조를 제작하고 전 류 및 전압 스윕 실험을 통해 다중준위 상변화 메모리 (multilevel phase change memory)로의 응용성을 확인 하였다. 제작된 모든 셀에 대한 전류 및 전압 스윕 실험에서 비 정질상으로부터 결정화 과정은 2단계인 HR→MR→LR의 다중 저항상태를 보였으며 Ge₂Sb₂Te₅ (50 nm)/Ti (20 nm)/W-doped Ge₈Sb₂Te₁₁ (150 nm) 셀의 경우 가장 안 정한 MR을 갖는 것으로 평가되었다. 제작된 Ge₂Sb₂Te₅/ Ti/W-doped Ge₈Sb₂Te₁₁ 셀의 비정질→결정질 상변화는 낮은 결정화 온도를 갖는 Ge₂Sb₂Te₅의 1차 결정화와 후속 하는 W-doped Ge₈Sb₂Te₁₁의 2차 결정화 과정으로 일어 나는 것을 알 수 있었다. Ge₂Sb₂Te₅ (150 nm)/Ti/Wdoped Ge₈Sb₂Te₁₁ (50 nm)의 셀에 대해 전압을 12 V로 고정하고 펄스의 폭을 달리하여 측정된 저항 변화로부터 1 차 결정화는 약 30ns 이하, 2차 결정화는 약 65ns에서 발 생함을 볼 수 있었다.

따라서 본 연구에서 제작된 double-stack 구조의 Ge₂Sb₂Te₅/Ti/W-doped Ge₈Sb₂Te₁₁은 두께 제어를 통한 HR, MR, LR 다중준위 특성 설계의 가능성과 100 ns 이하 의 빠른 결정화 속도, 비교적 안정한 MR을 보이므로 우수 한 다중준위 상변화소자로 적용 가능할 것으로 판단된다.

ORCID

Hyun-Yong Lee ht

https://orcid.org/0000-0003-4282-0616

감사의 글

이 논문은 전남대학교 연구년 연구비 지원에 의하여 연 구되었음(과제번호: 2019-3842).

REFERENCES

- Y. Ren, R. Sun, S.H.Y. Chen, C. Du, S. T. Han, and Y. Zhou, *Phys. Status Solidi RRL*, **15**, 2000394 (2021). [DOI: https://doi.org/10.1002/pssr.202000394]
- P. Guo, A. M. Sarangan, and I. Agha, *Appl. Sci.*, 9, 530 (2019).
 [DOI: https://doi.org/10.3390/app9030530]
- [3] K. H. Song, S. W. Kim, J. H. Seo, and H. Y. Lee, J. Appl. Phys., 104,

103516 (2008). [DOI: https://doi.org/10.1063/1.3026720]

- [4] S. R. Ovshinsky, *Phys. Rev. Lett.*, 21, 1450 (1968). [DOI: https://doi. org/10.1103/PhysRevLett.21.1450]
- [5] L. Waldecker, T. A. Miller, M. Rudé, R. Bertoni, J. Osmond, V. Pruneri, R. E. Simpson, R. Ernstorfer, and S. Wall, *Nat. Mater.*, 14, 991 (2015). [DOI: https://doi.org/10.1038/nmat4359]
- [6] K. H. Song, S. C. Baek, and H. Y. Lee, J. Korean Phys. Soc., 61, 10 (2012). [DOI: https://doi.org/10.3938/jkps.61.10]
- [7] C. J. Park, J. B. Yeo, H. Kong, and H. Y. Lee, *J. Korean Inst. Electr. Electron. Mater. Eng.*, **30**, 133 (2017). [DOI: https://doi.org/10.4313/jkem.2017.30.3.133]
- [8] J. H. Park, S. W. Kim, J. H. Kim, Z. Wu, S. L. Cho, D. Ahn, D. H. Ahn, J. M. Lee, S. U. Nam, and D. H. Ko, *J. Appl. Phys.*, **117**, 115703 (2015). [DOI: https://doi.org/10.1063/1.4914909]
- [9] S. W. Kim, K. H. Song, and H. Y. Lee, J. Korean Inst. Electr. Electron. Mater. Eng., 21, 629 (2008). [DOI: https://doi.org/10. 4313/JKEM.2008.21.7.629]
- [10] K. Ding, K. Ren, F. Rao, Z. Song, L. Wu, B. Liu, and S. Feng, *Mater. Lett.*, **125**, 143 (2014). [DOI: https://doi.org/10.1016/j.matlet. 2014. 03.180]
- [11] R. Liu, A. Hu, Z. Zhao, H. Zhou, J. Zhai, X. Zhou, S. Song, and Z. Song, *Scripta Mater.*, **178**, 324 (2020). [DOI: https://doi.org/10. 1016/j.scriptamat.2019.11.054]
- [12] K. Jiang, Y. Lu, Z. Li, M. Wang, X. Shen, G. Wang, S. Song, and Z. Song, *Mater. Sci. Eng. B*, 231, 81 (2018). [DOI: https://doi.org/10. 1016/j.mseb.2018.10.002]
- [13] L. Zheng, W. Song, Z. Song, and S. Song, ACS Appl. Mater. Interfaces, 11, 45885 (2019). [DOI: https://doi.org/10.1021/acsami. 9b16876]
- [14] Z. He, W. Wu, X. Liu, J. Zhai, T. Lai, S. Song, and Z. Song, *Mater. Lett.*, **185**, 399 (2016). [DOI: https://doi.org/10.1016/j.matlet.2016. 09.021]
- [15] I. Friedrich, V. Weidenhof, W. Njoroge, P. Franz, and M. Wuttig, J. Appl. Phys., 87, 4130 (2000). [DOI: https://doi.org/10.1063/1.373041]
- [16] N. Yamada, E. Ohno, K. Nishiuchi, N. Akahira, and M. Takao, J. Appl. Phys., 69, 2849 (1991). [DOI: https://doi.org/10.1063/1. 348620]
- [17] S. Tyson, G. Wicker, T. Lowrey, S. Hudgens, and K. Hunt, Proc. 2000 IEEE Aerospace Conference. Proceedings (Cat. No. 00TH8484) (IEEE, Big Sky, USA, 2000) p. 385. [DOI: https://doi. org/10.1109/aero.2000.878512]