• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2010년도 하계학술대회 논문집
• /
• pp.375-375
• /
• 2010

CdTe as an absorber material is widely used in thin film solar cells with the heterostructure due to its almost ideal band gap energy of 1.45 eV, high photovoltaic conversion efficiency, low cost and stable performance. The deposition methods and preparation conditions for the fabrication of CdTe are very important for the achievement of high solar cell conversion efficiency. There are some rearranged reports about the deposition methods available for the preparation of CdTe thin films such as close spaced sublimation (CSS), physical vapor deposition (PVD), vacuum evaporation, vapor transport deposition (VTD), closed space vapor transport, electrodeposition, screen printing, spray pyrolysis, metalorganic chemical vapor deposition (MOCVD), and RF sputtering. The RF sputtering method for the preparation of CdTe thin films has important advantages in that the thin films can be prepared at low growth temperatures with large-area deposition suitable for mass-production. The authors reported that the optical and electrical properties of CdTe thin film were closely connected by the thickness-uniformity of the film in the previous study [1], which means that the better optical absorbance and the higher carrier concentration could be obtained in the better condition of thickness-uniformity for CdTe thin film. The thickness-uniformity could be controlled and improved by the some process parameters such as vacuum level and RF power in the sputtering process of CdTe thin films. However, there is a limitation to improve the thickness-uniformity only in the preparation process [1]. So it is necessary to introduce the external or additional method for improving the thickness-uniformity of CdTe thin film because the cell size of thin film solar cell will be enlarged. Therefore, the authors firstly applied the chemical mechanical polishing (CMP) process to improving the thickness-uniformity of CdTe thin films with a G&P POLI-450 CMP polisher [2]. CMP process is the most important process in semiconductor manufacturing processes in order to planarize the surface of the wafer even over 300 mm and to form the copper interconnects with damascene process. Some important CMP characteristics for CdTe were obtained including removal rate (RR), WIWNU%, RMS roughness, and peak-to-valley roughness [2]. With these important results, the CMP process for CdTe thin films was performed to improve the thickness-uniformity of the sputtering-deposited CdTe thin film which had the worst two thickness-uniformities of them. Some optical properties including optical transmittance and absorbance of the CdTe thin films were measured by using a UV-Visible spectrophotometer (Varian Techtron, Cary500scan) in the range of 400 - 800 nm. After CMP process, the thickness-uniformities became better than that of the best condition in the previous sputtering process of CdTe thin films. Consequently, the optical properties were directly affected by the thickness-uniformity of CdTe thin film. The absorbance of CdTe thin films was improved although the thickness of CdTe thin film was not changed.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2010년도 춘계학술대회 초록집
• /
• pp.93.1-93.1
• /
• 2010

반사방지막은 태양전지 표면에서의 광 반사를 낮춰주며, Si wafer 표면에서의 carrier의 재결합을 줄이는 passivation 역할을 한다. 이를 위한 다양한 물질이 반사방지막으로 사용된다. 단일박막은 passivation 효과가 미미하여 최근 passivation 향상에 도움이 되는 이중구조 반사방지막이 널리 연구되어지고 있다. 하지만 물질이 다양해짐에 따라 공정시간 및 비용이 늘어나고, passivation에 최적화된 물질사용이 필수적으로 요구되는 단점이 있다. 따라서 본 연구에서는 기존에 passivation 효과가 뛰어나다고 알려진 SiNx의 굴절률 가변을 통하여 이중구조를 갖는 박막을 반사방지막으로 이용하여 그 특성을 비교, 분석하였다. SiNx 이중반사방지막은 0.8 Torr~1 Torr의 압력에서 $450^{\circ}C$의 기판온도로 PECVD를 이용하여 증착되었으며 이때의 plasma power는 180mW/$cm^2$으로 고정 하였다. 굴절률 1.9 및 2.3을 갖는 가스 조성비를 이용하여 각 layer의 두께를 20/60nm, 30/50nm, 40/40nm로 가변하였다. 샘플 제작 후 Sun-Voc 측정을 통하여 implied Voc 및 효율을 측정하였다. 단일반사방지막을 사용한 샘플의 경우 608mV의 implied Voc가 측정되었으며, FF는 82.8%, 효율은 17.6%로 측정되었다. 가장 우수한 특성을 나타낸 20/60nm의 두께로 증착된 샘플의 경우 implied Voc는 625mV, FF는 84.1%, 효율은 18.3%로 우수한 결과를 나타내었다. 반사도 측정 결과 단일반사방지막은 2.27%로 높았으나 SiNx 이중구조를 이용한 반사방지막은 1.67%로 낮은 값을 확인 하여 이중구조의 반사방지막이 반사도 저감 및 passivation 효과 향상에 도움이 되는 것을 확인할 수 있었다.

• 한국재료학회지
• /
• 제26권8호
• /
• pp.401-405
• /
• 2016

The cobalt silicides were investigated for employment as a catalytic layer for a DSSC. Using an E-gun evaporation process, we prepared a sample of 100 nm-thick cobalt on a p-type Si (100) wafer. To form cobalt silicides, the samples were annealed at temperatures of $300^{\circ}C$, $500^{\circ}C$, and $700^{\circ}C$ for 30 minutes in a vacuum. Four-point probe, XRD, FE-SEM, and CV analyses were used to determine the sheet resistance, phase, microstructure, and catalytic activity of the cobalt silicides. To confirm the corrosion stability, we also checked the microstructure change of the cobalt silicides after dipping into iodide electrolyte. Through the sheet resistance and XRD results, we determined that $Co_2Si$, CoSi, and $CoSi_2$ were formed successfully by annealing at $300^{\circ}C$, $500^{\circ}C$, and $700^{\circ}C$, respectively. The microstructure analysis results showed that all the cobalt silicides were formed uniformly, and CoSi and $CoSi_2$ layers were very stable even after dipping in the iodide electrolyte. The CV result showed that CoSi and $CoSi_2$ exhibit catalytic activities 67 % and 54 % that of Pt. Our results for $Co_2Si$, CoSi, and $CoSi_2$ revealed that CoSi and $CoSi_2$ could be employed as catalyst for a DSSC.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2009년도 춘계학술대회 논문집
• /
• pp.89-89
• /
• 2009

높은 소수반송자 수명(life-time)을 가지는 고품위 실리콘 기판은 고효율 실리콘 이종접합 태양전지 제작을 위한 중요 요소 기술 중 하나이다. 본 연구에서는 n-type c-Si 기판을 이용한 고효율 실리콘 이종접합 태양전지제작을 위해 hot water oxidation(HWO) 공정을 이용하여 고품위 실리콘 기판을 제작하였다. 실리콘 기판의 특성 분석은 Qusi-steady state photoconductance (QSSPC)를 이용하여 소수반송자 수명을 측정하였으며, 기판의 면저항 및 wetting angle을 측정하여 공정에 따른 특성변화를 분석하였다. Saw damage etching 된 기판을 웨이퍼 표면으로부터 particle, 금속 불순물, 유기물 등의 오염을 제거하기 위해 $60{\sim}85^{\circ}C$로 가열된 Ammonia수, 과산화수소수($NH_4OH/H_2O_2/H_2O$), 염산 과산화수소수($HCL/H_2O_2/H_2O$) 및 실온 희석불산(DHF) 중에 기판을 각각 10분 정도씩 침적하여, 각각의 약액 처리 후에 매회 10분 정도씩 순수(DI water)에서 rinse하여 RCA 세정을 진행한 후 HWO 공정을 통해 기판 표면에 얇은 산화막 을 형성시켜 패시베이션 해주었다. HF를 이용하여 자연산화막을 제거시 HWO 공정을 거친 기판은 매끄러운 표면과 패시베이션 영향으로 기판의 소수 반송자 수명이 증가하며, 태양전지 제작시 접촉저항을 감소시켜 효율을 증가 시킬수 있다. HWO 공정은 반응조 안의 DI water 온도와 반응 시간에 따라 life-time을 측정하여 진행하였으며, 이후 PE-CVD법으로 증착된 a-Si:H layer 및 투명전도 산화막, 금속전극을 증착하여 실리콘 이종접합 태양전지를 제작하였다.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2011년도 춘계학술대회 초록집
• /
• pp.107.1-107.1
• /
• 2011

현재 상용으로 많이 사용되는 p-type 태양전지는 Dopant로 사용된 Boron이 $O_2$와 결합하면서 Light induced degradation이 발생하여 태양 전지 효율의 감소를 불러일으키는 단점이 있다. 이러한 문제를 해결하기 위하여 여러 가지 방법들이 제시되었는데 일반적으로 n-type wafer를 이용함으로써 Light induced degradation을 해결하는 방법이 주로 사용된다. n-type 태양전지를 제조함에 있어서 보다 높은 효율을 달성하기 위하여 태양전지 후면 구조에 local contact 개념을 도입하여 rear local emitter를 형성함으로써 전체적인 효율 증가를 도모하였다. 이러한 local contact을 제조하기 위해서는 전기적으로 구조적으로 고려할 사항들이 여러 가지 존재한다. 따라서 우리는 이러한 고려 사항들을 실험적인 방법으로 결정하는 것이 아니라, 정교한 변수 통제를 이용한 시뮬레이션으로 최종적인 효율 상승을 가져오는 조건을 찾으려고 한다. 이때 사용될 수 있는 시뮬레이션은 여러 가지 종류가 존재하는데 우선 상용 태양전지의 해석에 가장 많이 사용되는 PC1D프로그램이 있다. 그러나 PC1D의 경우에는 1차원의 해석만 가능하기 때문에 local contact의 2차원 이상의 구조 변화에 따른 최종적인 효율을 계산하는데 무리가 따르게 된다. 따라서 2차원 이상의 형상에 대한 분석이 가능한 프로그램을 이용하여 실제 셀에서 일어나는 현상을 더 정밀하게 모사함으로써 local contact에서 일어나는 전기적, 구조적 변화가 최종적인 효율에 어떻게 영향을 미치는지를 파악해볼 것이며, 어떤 구조를 선택하였을 때 가장 높은 효율을 달성할 수 있는지 알아보려고 한다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.281-281
• /
• 2010

Very low refractive index (<1.4) materials have been proved to be the key factor improving the performance of various optical components, such as reflectors, filters, photonic crystals, LEDs, and solar cell. Highly porous SiO2 are logically designed for ultralow refractive index materials because of the direct relation between porosity and index of refraction. Among them, ordered macroporous SiO2 is of potential material since their theoretically low refractive index ~1.10. However, in the conventional synthesis of ordered macroporous SiO2, the time required for the crystallization of organic nanoparticles, such as polystyrene (PS), from colloidal solution into well ordered template is typical long (several days for 1 cm substrate) due to the low interaction between particles and particle - substrate. In this study, polystyrene - polyacrylic acid (PS-AA) nanoparticles synthesized by miniemulsion polymerization method have hydrophilic polyacrylic acid tails on the surface of particles which increase the interaction between particle and with substrate giving rise to the formation of PS-AA film by simply spin - coating method. Less ordered with controlled thickness films of PS-AA on silicon wafer were successfully fabricated by changing the spinning speed or concentration of colloidal solution, as confirmed by FE-SEM. Based on these template films, a series of macroporous SiO2 films whose thicknesses varied from 300nm to ~1000nm were fabricated either by conventional sol - gel infiltration or gas phase deposition followed by thermal removal of organic template. Formations of SiO2 films consist of interconnected air balls with size ~100 nm were confirmed by FE-SEM and TEM. These highly porous SiO2 show very low refractive indices (<1.18) over a wide range of wavelength (from 200 to 1000nm) as shown by SE measurement. Refraction indices of SiO2 films at 633nm reported here are of ~1.10 which, to our best knowledge, are among the lowest values having been announced.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.406-406
• /
• 2011

결정질 태양전지에서 도핑(Doping)은 반도체(Semiconductor)의 PN 접합(Junction)을 형성하는 중요한 역할을 한다. 도핑은 반도체에 불순물(Dopant)을 주입하는 공정으로 고온에서 진행되며 온도는 중요한 변수(Parameter)로 작용한다. 본 연구에서는 여러 가지 에미터(emitter)층 형성방법 중에 가장 저가이면서 공정과정이 간단하며 대면적 도핑이 용의한 Spray 방법을 통해 효과적인 에미터 층 형성의 최적화를 위해 DI water에 각각 1%, 3%, 5% 7%로 희석된 H3PO4용액 으로 850$^{\circ}C$에서 열처리 시간을 가변해 가며 최적화된 면저항과 표면농도 특성을 분석하였다. 도핑소스가 웨이퍼(wafer) 각각의 표면에 흡착시킨 후 오븐에 넣어 150$^{\circ}C$에서 5분간 건조시킨 후 퍼니스(furance)에 넣어 시간을 가변해 가며 도핑시켰다. Spray 방식은 기존의 방식보다 저렴하고 In-line 공정에 적합하며 대용량으로 전환이 쉽다는 많은 장점을 가지고 있다. 도핑시 먼저 spray를 이용하여 웨이퍼 표면에 균일하게 용액을 흡착시킨 후 오븐에서 150$^{\circ}C$에서 5분간 건조 후 furnace에 넣어 850$^{\circ}C$에서 시간을 가변 해가며 실험하였다. H3PO4용액의 비율이 1%일 때는 2분 이상 열처리를 하였을 때 60${\Omega}/{\Box}$ 이하로 내려가지 않았다. 이는 최초 표면농도가 낮아 더 이상 확산되지 않음을 의미한다. 또한 H3PO4의 비율이 3% 이상일 때는 열처리 시간이 1분 이하일 때 면저항의 변화가 거의 없었으나 2분 이상일 때는 시간에 따라서 점차 낮아졌으며 균일도 역시 좋아졌다. 이는 H3PO4의 비율이 3% 이상일 때는 표면농도가 높아서 1분 이하의 열처리 시간에서는 확산해 들어가는 양이 거의 같음을 알 수 있었다.

• 디지털콘텐츠학회 논문지
• /
• 제14권1호
• /
• pp.35-40
• /
• 2013

연마재와 Coolant를 이용한 슬러리는 그동안 반도체 웨이퍼를 시작으로 태양광 산업의 Wire Saw에서 사용량이 급격히 증가하였다. 이에 본 논문에서는 슬러리를 분리 정제하여, 수세뿐만 아니라 화학적 처리를 통하여 보다 고순도의 실리콘카바이드 분말을 얻어, 마이크로웨이브 건조방식으로 건조하였다. 건조한 슬러리 벌크를 분쇄하고 화학적 처리까지 수행하여 제작한 Powder를 각각 열분석, 입도분석, SEM 촬영, 성분분석, XRF, XRD을 통하여 분석하였다. 본 연구 결과 화학적 처리를 통하여 얻은 Powder의 회수율이 수세 처리를 통하여 얻은 Powder 보다 더 높아지는 것을 알 수 있었다. 태양광 소재 산업에서 발생하는 다량의 슬러리를 통합, 재활용함으로 점차 강화되고 있는 국내외 환경 규제에 적극 대응하고, 관련 소재 산업의 인프라 구축 효과를 기대할 수 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.406-406
• /
• 2016

To get high efficiency n-type crystalline silicon solar cells, passivation is one of the key factor. Tunnel oxide (SiO2) reduce surface recombination as a passivation layer and it does not constrict the majority carrier flow. In this work, the passivation quality enhanced by different chemical solution such as HNO3, H2SO4:H2O2 and DI-water to make thin tunnel oxide layer on n-type crystalline silicon wafer and changes of characteristics by subsequent annealing process and firing process after phosphorus doped amorphous silicon (a-Si:H) deposition. The tunneling of carrier through oxide layer is checked through I-V measurement when the voltage is from -1 V to 1 V and interface state density also be calculated about $1{\times}1012cm-2eV-1$ using MIS (Metal-Insulator-Semiconductor) structure . Tunnel oxide produced by 68 wt% HNO3 for 5 min on $100^{\circ}C$, H2SO4:H2O2 for 5 min on $100^{\circ}C$ and DI-water for 60 min on $95^{\circ}C$. The oxide layer is measured thickness about 1.4~2.2 nm by spectral ellipsometry (SE) and properties as passivation layer by QSSPC (Quasi-Steady-state Photo Conductance). Tunnel oxide layer is capped with phosphorus doped amorphous silicon on both sides and additional annealing process improve lifetime from $3.25{\mu}s$ to $397{\mu}s$ and implied Voc from 544 mV to 690 mV after P-doped a-Si deposition, respectively. It will be expected that amorphous silicon is changed to poly silicon phase. Furthermore, lifetime and implied Voc were recovered by forming gas annealing (FGA) after firing process from $192{\mu}s$ to $786{\mu}s$. It is shown that the tunnel oxide layer is thermally stable.

• 한국전기전자재료학회논문지
• /
• 제35권6호
• /
• pp.603-609
• /
• 2022

Passivation quality is mainly governed by epitaxial growth of crystalline silicon wafer surface. Void-rich intrinsic a-Si:H interfacial layer could offer higher resistivity of the c-Si surface and hence a better device efficiency as well. To reduce the resistivity of the contact area, a modification of void-rich intrinsic layer of a-Si:H towards more ordered state with a higher density is adopted by adapting its thickness and reducing its series resistance significantly, but it slightly decreases passivation quality. Higher resistance is not dominated by asymmetric effects like different band offsets for electrons or holes. In this study, multilayer of intrinsic a-Si:H layers were used. The first one with a void-rich was a-Si:H(I₁) and the next one a-SiO_x:H(I₂) were used, where a-SiO_x:H(I₂) had relatively larger band gap of ~2.07 eV than that of a-Si:H (I₁). Using a-SiO_x:H as I₂ layer was expected to increase transparency, which could lead to an easy carrier transport. Also, higher implied voltage than the conventional structure was expected. This means that the a-SiO_x:H could be a promising material for a high-quality passivation of c-Si. In addition, the i-a-SiO_x:H microstructure can help the carrier transportation through tunneling and thermal emission.