• 전자공학회논문지S
• /
• 제35S권12호
• /
• pp.109-120
• /
• 1998

본 논문에서는 퍼지 벌레 검색과 최소-최대 군집화 알고리즘에 기반한 영상 영역화 기법을 제안한다. 전체 영상에서 에지 정보는 픽셀들의 공간 관계를 포함하게 되며, 이를 위해 목적 함수들의 인자를 조정하여 퍼지 벌레의 행동을 정의하며, 에지 정보를 검사하는 방법으로 퍼지 벌레값과 최소-최대 노드를 이용한다. 에지 추출을 사용하는 현재의 영역화 방법들은 수학적 모델에 기반한 매스크 정보를 필요로 하며, 매스크 연산으로 인하여 수행 시간도 많이 걸리게 된다. 반면에, 제안하는 알고리즘은 퍼지 벌레의 검색에 따라 단일 연산을 수행하게 된다. 제안하는 알고리즘에서 필요한 범위의 크기를 스스로 결정하고 빠르고 강력한 계산을 수행하기 위해 최적해를 찾는 유전 알고리즘을 도입하고자 한다. 추가적으로, 영상의 그레이-히스토그램에서 퍼지 검색과 군집화를 수행하기 위해 유전 알고리즘을 사용하는 유전 퍼지 벌레 검색과 유전 최소-최대 군집화가 제안된다. 시뮬레이션 결과는 제안된 알고리즘이 히스토그램을 사용하여 적응적으로 양자화되며, 계산 시간과 메모리를 적게 요구하는 단일 검색 방법을 수행한다는 것을 보여준다.

• 전자공학회논문지
• /
• 제52권9호
• /
• pp.54-62
• /
• 2015

낸드 플래시 기반의 SSD (Solid-State Drive)는 HDD (Hard Disk Drive) 대비 월등한 성능에도 불구하고 쓰기 회수 제한이라는 태생적 단점을 가지고 있다. 이로 인해 SSD의 수명은 워크로드에 의해 결정되어 SSD의 기술 변화 추세인 SLC (Single Level Cell) 에서 MLC (Multi Level Cell) 로의 전환, MLC에서 TLC (Triple Level Cell) 로의 전환에 있어 큰 도전이 될 수 있다. 기존 연구들은 주로 wear-leveling 또는 하드웨어 아키텍처 측면에서 SSD의 수명 개선을 다루었으나, 본 논문에서는 호스트가 요청한 쓰기에 대해 SSD가 낸드플래시 메모리를 통해 처리하는 수명관점의 효율성을 대변하는 WAF (Write Amplification Factor) 관점에서 Host I/O 스택 중 파일 시스템, I/O 스케줄러, 링크 전력에 대해 JEDEC 엔터프라이즈 워크로드를 이용해 I/O 스택 최적 구성에 대해 실험적 분석을 수행하였다. WAF는 SSD의 FTL의 효율성을 측정하는 지표로 수명관점에서 가장 객관적으로 사용한다. I/O 스택에 대한 수명 관점의 최적 구성은 MinPower-Dead-XFS로 최대 성능 조합인 MaxPower-Cfq-Ext4에 비해 성능은 13% 감소하였지만 수명은 2.6 배 연장됨을 확인하였다. 이는 I/O 스택의 최적화 구성에 있어, SSD 성능 관점뿐만 아니라 수명 관점의 고려에 대한 유의미를 입증한다.

• 대한전자공학회논문지SD
• /
• 제45권12호
• /
• pp.1-7
• /
• 2008

Magnetic Tunnel Junction (MTJ)는 비휘발성 소자로서 그간 기억소자분야에 국한되어왔으나, 최근 다양한 연구들에 의하여 자기논리 (magneto-logic) 회로에 사용되면서 기존 트랜지스터 기반의 논리연산자를 대체할 수 있는 가능성을 보이고 있으며, 논리회로까지 확장 적용되어 스핀전자공학 분야의 새로운 장을 열 것으로 기대되어지고 있다. 자체 저장 능력을 갖는 MTJ 소자로 구현된 자기논리 회로는 전원이 꺼져도 정보가 그대로 유지되고, 또한, 불 (Boolean) 연산 수행 시 단순한 입력변화만으로 다양한 논리 연산자 구현이 가능한 구조적인 유연성을 보이므로, 물리적으로 완성된 회로 내에서 얼마든지 재구성이 가능한 자기논리 회로를 구현할 수 있다. 본 논문에서는 단순한 조합논리나 순차논리 회로의 동작을 넘어서, 임의의 3비트 논리회로 동작을 모두 수행할 수 있는 자기논리 회로를 제안한다. 이를 위해 3비트 논리회로 중에서 최대의 복잡성을 갖는 논리회로를 MTJ 소자를 사용하여 설계하였고, 그 동작을 이전 논문에서 제안된 바 있는 macro-model을 보완 적용하여 검증하였다. 제안된 회로는 3비트로 구현할 수 있는 가장 복잡한 논리회로의 동작을 수행할 뿐만 아니라, 전류구동회로의 게이트 신호들을 변화시킴으로써 임의의 3비트 논리 회로의 동작을 모두 수행하는 것이 가능하다.

• 한국세라믹학회지
• /
• 제39권12호
• /
• pp.1128-1132
• /
• 2002

MFS-FET(Metal-Ferroelectric-Semiconductor Field Effect Transistor) 구조의 비휘발성 기억소자용 $ReMnO_3$(Re:Y, Ho, Er) 박막을 금속 유기 화학 기상 증착법(MOCVD)으로 증착하였다. $ReMnO_3$ 박막을 Si(100) 기판 위에 700${\circ}C$-2시간 증착 시켜 결정화를 위해 대기 중에서 900${\circ}C$-1시간 열처리 시 육방정계(hexagonal) 단일상의 $ReMnO_3$ 박막을 형성하였다. 육방정계 단일상 구조에서 $ReMnO_3$ 박막의 강유전 특성은 c-축 배향성에 의존하였으며, c-축 배향성이 우수한 $YMnO_3$ 박막의 잔류 분극(Pr) 값은 105 nC/$cm^2$로 가장 우수하였다. 또한 누설 전류 밀도(leakage current density) 값은 미세구조의 결정립 크기에 의존하였으며, 결정립 크기가 100∼150 nm인 $YMnO_3$ 박막의 누설 전류 밀도 값은 인가전압 0.5 V에서 $10^{-8}$ A/$cm^2$을 나타내었다.

• 대한전자공학회논문지TC
• /
• 제39권1호
• /
• pp.1-10
• /
• 2002

다중 사용자 DS-CDMA 시스템에서 더 좋은 성능을 얻고자 컨볼루션 부호와 시공간 차등 부호의 직렬 연쇄 구조를 제안한다. 본 논문에서 시스템은 다중 접속 간섭(MAI ; Multiple-access Interference) 를 억제하기 위해 다른 사용자의 확산 코드, 동기, 그리고 전력 정보 등을 필요로 하지 않는 단일 사용자 검파기(SUD : Single User Detection) 를 고려한다. 채널 부호로 사용된 부호화율 1 과 메모리 수 1 을 가지는 차등 부호는 부호화로 인한 효율 저하를 가져오지 않으며 최소 상태수를 가지게 된다. 그리고 시공간 블록 부호를 통해 다중 안테나로 인한 다이버시티 이득을 얻게 된다. 이러한 시공간 직렬 연쇄 컨볼루션 차등 부호를 복호함에 있어서 서로간의 정보를 교환하는 반복 복호 처리를 이용한다. 실험 결과로부터 본 시공간 연쇄 부호 기법이 DS-CDMA 시스템에서 기존의 컨볼루션 부호보다 유사한 복잡도에서 더 나은 성능과 유연성을 제공함을 알 수 있다. 또한 제안한 기법이 SUD를 하는 DS-CDMA 시스템에 적용될 때, 처리이득(PG : Processing Gain) 이나 간섭 억제 여파기의 탭 개수의 증가에 따라 성능 향상이 일어나며, 원근 간섭 전력 문제가 심한 경우에 성능 저하가 일어남을 알 수 있다.

• 한국정보전자통신기술학회논문지
• /
• 제13권1호
• /
• pp.35-41
• /
• 2020

FFT(fast Fourier transform) 프로세서는 통신, 영상, 생체 신호처리와 같은 다양한 응용에 폭 넓게 사용된다. 특히, 고성능 저전력 FFT 연산은 OFDM 전송방식을 사용하는 통신시스템에서는 필수적이다. 본 논문에서는 연산복잡도가 적고 하드웨어 효율이 우수한 새로운 radix-26 FFT 알고리즘을 제안한다. 7차원 인덱스 매핑을 사용하여 회전인자를 분해하고 radix-26 FFT 알고리즘을 유도한다. 제안한 알고리즘은 기존 알고리즘과 비교하여 회전인자가 간단하고 복소 곱셈 수가 적어 회전인자를 저장하는 메모리 크기를 줄일 수 있다. 한 스테이지에서 회전인자의 계수가 적을 때 복소 곱셈기 대신 복소 상수곱셈기를 사용하면 복소곱셈을 효율적으로 처리할 수 있다. 복소 상수곱셈기는 CSD(canonic signed digit)과 CSE(common subexpression elimination) 알고리즘을 사용하여 보다 효율적으로 설계할 수 있다. 제안한 radix-26 알고리즘에서 필요한 복소 상수곱셈기를 CSD와 CSE를 이용하여 효율적으로 설계하는 방법을 제안한다. 제안한 방법의 성능을 평가하기 위해 SDF(single-path delay feedback) 구조를 사용하여 256 포인트 FFT를 설계하고 FPGA로 합성한 결과, 제안한 알고리즘은 기존 알고리즘 보다 약 10% 정도 하드웨어를 적게 사용하였다.

• 정보처리학회논문지A
• /
• 제16A권2호
• /
• pp.113-124
• /
• 2009

최근 멀티코어가 장착된 시스템이 증가하면서 이를 통한 애플리케이션 성능향상에 대한 노력이 계속 되어왔다. 하나의 시스템에 다수의 처리장치가 존재함으로 인해 프로세싱 파워는 기존보다 증가했지만 기존의 소프트웨어나 하드웨어들은 싱글코어 시스템에 적합하게 설계된 경우가 많아 멀티코어의 이점을 충분히 활용하지 못하고 있는 경우가 많다. 기존의 많은 소프트웨어들은 멀티코어 상에서 공유 자원에 대한 병목현상과 비효율적인 캐시 메모리 사용으로 인하여 충분한 성능향상을 기대하기 어려우며 이러한 문제점들로 인하여 기존 소프트웨어는 코어의 개수에 비례한 성능을 얻지 못하며, 최악의 경우 오히려 감소될 수 있다. 본 논문에서는 TCP/IP를 사용하는 기존의 네트워크 애플리케이션과 운영체제에 흐름 수준 병렬처리 기법을 적용하여 성능을 증가 시킬 수 있는 방법을 제안한다. 제안된 방식은 개별 코어단위로 네트워크 애플리케이션, 운영체제의 TCP/IP 스택, 디바이스 드라이버, 네트워크 인터페이스가 서로 간섭 없이 작동할 수 있는 환경을 구성하며, L2 스위치를 통해 각 코어 단위로 트래픽을 분산하는 방법을 적용하였다. 이를 통해 각 코어 간에 애플리케이션의 데이터 및 자료구조, 소켓, 디바이스 드라이버, 네트워크 인터페이스의 공유를 최소화하여, 각 코어간의 자원을 차지하기 위한 경쟁을 최소화하고 캐시 히트율을 증가시킨다. 이를 통하여 8개의 멀티코어를 사용하였을 경우 네트워크 접속속도와 대역폭이 코어의 개수에 따라 선형적으로 증가함을 실험을 통해 입증하였다.

• 한국정보통신학회논문지
• /
• 제19권1호
• /
• pp.178-184
• /
• 2015

본 논문에서는 UHD(Ultra High Definition) 영상을 위한 고성능 HEVC(High Efficiency Video Coding) 디블록킹 필터 하드웨어 구조를 제안한다. 제안하는 하드웨어 구조는 필터링 수행시간 단축을 위해 두 개의 필터로 구성된 4단 파이프라인 구조를 가지며 경계강도 모듈을 병렬 구조로 설계하였다. 또한 저전력 하드웨어 구조를 위해 파이프라인의 단계를 클록 게이팅으로 설계하였고, 파이프라인 과정에서 단일 포트 SRAM에 접근할 때 발생하는 해저드 문제를 해결하기 위해 분할된 메모리 구조로 설계하였다. 전처리 단계에서 단일 포트 SRAM에 데이터를 저장할 때 발생하는 지연시간을 감소하기 위해 새로운 필터링 순서를 제안하였다. 본 논문에서 제안하는 디블록킹 필터 하드웨어 구조는 Verilog HDL로 설계 하였으며, TSMC 0.18um CMOS 표준 셀 라이브러리를 이용하여 합성한 결과 22k 개의 로직 게이트로 구현되었다. 또한, 동작 주파수는 150MHz에서 UHD급 8K 해상도인 $7680{\times}4320@60fps$ 처리가 가능하고 최대 동작 주파수는 285MHz이다. 제안하는 하드웨어 구조의 기본 처리단위 당 사이클 수를 비교 분석한 결과, 처리율이 기존 구조 대비 32% 향상된 결과를 얻었다.

• 한국수자원학회논문집
• /
• 제43권8호
• /
• pp.747-755
• /
• 2010

지금까지 분포형 모형은 개념적 모형에 비해 운동역학적인 이론에 근거하여 물의 흐름을 수치해석으로 추적해 나가기 때문에 많은 컴퓨터 메모리용량이 요구되고 계산수행시간이 상대적으로 오래 걸리는 단점이 있었다. 그래서 분포형모형의 적용은 주로 소유역에 국한되어 적용되어왔으며, 대유역에 적용하기 위해서는 격자의 해상도를 낮추거나 소유역 적용과 동일한 해상도에서는 계산 시간이 많이 소요되어 실무적용을 어렵게 하는 요인이 되어왔다. 이에 대해 본 연구에서는 MPI (Message Passing Interface)기법을 적용하여 물리적이고 복잡한 수치계산을 하는 분포형모형의 단점 중 하나인 대유역 적용시의 계산소요 문제를 해결하고자 하였다. 또한 병렬화 기법의 적용효과를 분석하기 위하여 단일 영역에서 계산된 결과와 다수의 소영역으로 분할하여 수행되어진 계산 결과를 비교하였다. 용담댐 유역에 2006년 태풍 '에위니아' 사상을 대상으로 병렬화 계산을 수행한 결과 단일 프로세서에서 분포형모형을 수행하는 것보다 병렬코드에서 수행한 경우가 유출계산 값의 변동 없이 최고 10배에 해당되는 계산시간이 단축되었다.

• 전기전자학회논문지
• /
• 제26권2호
• /
• pp.160-168
• /
• 2022

본 논문에서는 딥러닝과 구체의 형태 변형 방법을 이용한 단일 이미지에서의 3D mesh 재구축 기법을 제안한다. 제안한 기법은 기존의 방식과 다른 다음과 같은 독창성이 있다. 첫 번째, 기존의 근처의 가까운 점들을 연결하여 모서리 또는 면을 구축하는 방식과 다르게 딥러닝 네트워크을 통하여 구체의 꼭짓점의 위치를 사물의 3D 포인트 클라우드와 매우 유사하게 수정한다. 3D 포인트 클라우드를 이용하므로 메모리가 적게 필요하며 구체의 꼭짓점에 오프셋 값 사이에 덧셈 연산만을 수행하기 때문에 더 빠른 연산이 가능하다. 두 번째, 수정한 꼭짓점에 구체의 면 정보를 씌워 3D mesh를 재구축한다. 구체의 꼭짓점의 위치를 수정하여 생성한 3D 포인트 클라우드의 점들의 간격이 일정하지 않을 때에도 이미 점들 사이의 연결 여부를 나타내는 구체의 면 정보라는 3D mesh의 면 정보를 가지고 있어 표현의 단순화나 결손을 방지할 수 있다. 제안하는 기법의 객관적인 신뢰성을 평가하기 위해 공개된 표준 데이터셋인 ShapeNet 데이터셋을 이용하여 비교 논문들과 같은 방법으로 실험한 결과, 본 논문에서 제안하는 기법의 IoU 값이 0.581로, chamfer distance 값은 0.212로 산출되었다. IoU 값은 수치가 높을수록, chamfer distance 값은 수치가 낮을수록 우수한 결과를 나타내므로 다른 논문에서 발표한 기법들보다 3D mesh 재구축의 결과에서 성능의 효율성이 입증되었다.