• 한국콘텐츠학회논문지
• /
• 제21권4호
• /
• pp.370-381
• /
• 2021

본 연구는 부산, 울산, 김해 지역에 소재한 3-4년제 대학 유아교육과 재학생 350명을 대상으로 예비유아교사들의 모의수업에 대한 인식과 요구도를 살펴보고자 하였다. 이를 통해 교원양성기관에서 모의수업을 지도하는 교수자들에게 예비유아교사의 현재 수준에 근거한 기초자료를 제공하고 모의수업의 효과적인 운영방안을 모색하고자 하는데 목적이 있다. 연구 결과 예비유아교사는 모의수업은 교원양성교육에서 필요하며 수업능력 향상에 도움을 준다고 인식하고 있었지만 모의수업 횟수를 늘리는 것에는 찬성하지 않고 있었으며 교수자의 모의수업 지도 방법에 대해서도 매우 만족하고 있지는 않은 것으로 나타났다. 또한 현장경력을 바탕으로 한 실제적 수업지식과 기술이 있는 교수자에게 모의수업 준비단계와 평가단계의 최소 2회의 피드백을 받길 원하고 있었으며 구체적으로 교육계획안 작성 원리 및 방법과 유아와 효과적 상호작용 및 발문에 대해 지도받고자 하였다. 피드백은 학급 구성원 모두와 교수자가 함께 참여하는 형태를 가장 선호하였으며 교수자 피드백 이외에는 영유아가 함께 참여하는 모의수업 경험을 요구하였다.

• 대한임베디드공학회논문지
• /
• 제14권2호
• /
• pp.103-111
• /
• 2019

The IoT-driven large-scaled systems consist of connected things with on-chip executable embedded software. These light-weighted embedded things have limited hardware space, especially small size of on-chip flash memory. In addition, on-chip embedded software in flash memory is not easy to update in runtime to equip with latest services in IoT-driven applications. It is becoming important to develop light-weighted IoT devices with various software in the limited on-chip flash memory. The remote instruction execution in cloud via IoT connectivity enables to provide high performance software execution with unlimited software instruction in cloud and low-power streaming of instruction execution in IoT edge devices. In this paper, we propose a Cloud-IoT asymmetric structure for providing high performance instruction execution in cloud, still low power code executable thing in light-weighted IoT edge environment using remote instruction execution. We propose a simulated approach to determine efficient partitioning of software runtime in cloud and IoT edge. We evaluated the instruction cloudification using remote instruction by determining the execution time by the proposed structure. The cloud-connected instruction set simulator is newly introduced to emulate the behavior of the processor. Experimental results of the cloud-IoT connected software execution using remote instruction showed the feasibility of cloudification of on-chip code flash memory. The simulation environment for cloud-connected code execution successfully emulates architectural operations of on-chip flash memory in cloud so that the various software services in IoT can be accelerated and performed in low-power by cloudification of remote instruction execution. The execution time of the program is reduced by 50% and the memory space is reduced by 24% when the cloud-connected code execution is used.

• ETRI Journal
• /
• 제30권1호
• /
• pp.47-58
• /
• 2008

In sensor networks, analyzing power consumption before actual deployment is crucial for maximizing service lifetime. This paper proposes an instruction-level power estimator (IPEN) for sensor networks. IPEN is an accurate and fine grain power estimation tool, using an instruction-level simulator. It is independent of the operating system, so many different kinds of sensor node software can be simulated for estimation. We have developed the power model of a Micaz-compatible mote. The power consumption of the ATmega128L microcontroller is modeled with the base energy cost and the instruction overheads. The CC2420 communication component and other peripherals are modeled according to their operation states. The energy consumption estimation module profiles peripheral accesses and function calls while an application is running. IPEN has shown excellent power estimation accuracy, with less than 5% estimation error compared to real sensor network implementation. With IPEN's high precision instruction-level energy prediction, users can accurately estimate a sensor network's energy consumption and achieve fine-grained optimization of their software.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.226-229
• /
• 2000

In this paper, we describe implementation of 32-Bit RISC Core for portable communication/information equipment, such as cellular telephones and personal digital assistants, notebook, etc. The RISC core implements the ARM$\^$R/V4 instruction set on the basis of low power techniques in architecture level and logic level. It operates with 5-stage pipeline, and has harvard architecture to increase execution speed. The processor is modeled and simulated in RTL level using VHDL. Behavioral Cache and MMU are added to the VHDL model for instruction level verification of the processor. The core is implemented using Mentor P'||'&'||'R tools with IDEC C-631 Cell library of 0.6$\mu\textrm{m}$ CMOS 1-poly 3-metal CMOS technology.

• International Journal of Contents
• /
• 제5권2호
• /
• pp.53-58
• /
• 2009

This paper presents a novel approach in the design of a CAM for an asynchronous cache. The architecture of cache mainly consists of four units: control logics, content addressable memory, completion signal logic units and instruction memory. The pseudo-DCVSL is useful to make a completion signal which is a reference for handshake control. The proposed CAM is a very simple extension of the basic circuitry that makes a completion signal based on DI model. The cache has 2.75KB CAM for 8KB instruction memory. We designed and simulated the proposed asynchronous cache including CAM. The results show that the cache hit ratio is up to 95% based on pseudo-LRU replacement policy.

• 한국컴퓨터정보학회논문지
• /
• 제5권3호
• /
• pp.16-28
• /
• 2000

본 연구에서는 HDL을 이용하여 16-비트의 파이프라인 프로세서를 함수적 레벨에서 기술하여 구현하고, 그 프로세서의 동작을 확인하였다. 구현된 파이프라인 프로세서를 시뮬레이션할 때 그 프로세서 내에서 실행되는 테스트 벡터를 기호로 표시된 명령어로 먼저 설정하여 규정하고, 구현된 명령어 세트를 프로그래밍하여 입력하였다. 따라서 본 연구에서 제시된 테스트 벡터를 이용한 시뮬에이션 방법은 프로세서의 동작을 쉽게 확인할 수 있었으며, 정확한 시뮬레이션을 할 수 있었고. HDL을 이용함으로써 구현시 프로세서의 동작을 문서화하는 것이 간편하였다.

• 한국지역지리학회지
• /
• 제17권4호
• /
• pp.459-476
• /
• 2011

본 연구는 반성방법의 차이에 따른 예비 지리교사의 수업전문지식 변화를 파악하는 데 목적을 두고 있다. 연구 목적을 달성하기 위해 l차 모의수업 결과를 토대로 통일한 수준에 있는 데 명의 예비교사들을 선정한 후, 각각 상이한 반성을 거쳐 2차 모의수업을 실시하도록 하였다. 이 때 각각의 수업에 대한 동료평가를 실시함으로써 예비교사들의 수업전문지식 구비정도를 파악했고, 1차 및 2차 수업 간의 점수를 비교함으로써 반성방법의 차이에 따른 수업전문지식의 변화 양상을 파악했다. 연구 결과는 다음과 같다. 먼저, 1차와 2차 모의수업을 비교해본 결과 모든 예비교사의 평균점수가 상승했지만, 반성하지 않거나 자기반성을 행한 예비교사에 비해 전문가와의 협력적 반성을 행한 예비교사의 점수가 큰 폭으로 향상되었다. 다음으로 자기반성을 통해 반성적 성찰지를 작성한 예비교사의 경우 반성적 사고는 가능했지만 반성적 실천으로 이어지는 데에는 한계가 나타났다. 마지막으로 통계적으로 유의미한내용지식의 향상은 전문가와의 협력적 반성을 행한 예비교사에게만 나타났다. 특히 영역과 학습자에 대한 이해 영역에서 유의미한 통계 값이 나타났다. 이를 통해 내용이나 상황영역 부문은 예비교사 스스로의 자기반성 및 반복적 수업 실연을 통해서도 향상될 수 있지만, 영역과 학습자에 대한 이해 영역은 조력자의 도움이 필요하다는 사실을 도출할 수 있었다.

• 한국과학교육학회지
• /
• 제32권7호
• /
• pp.1157-1168
• /
• 2012

본 연구는 구성주의에 기반한 모의수업 활동 후 예비 생물교사들의 인식론적 신념, 과학 교수 효능감, 그리고 교수동기에 미치는 영향을 조사하였다. 예비 생물교사들은 과학교수 개혁안의 목표를 반영하고 있는지 보기 위한 평가척도인 RTOP을 토대로 수업을 구상하고 시연하도록 하였으며, 동료평가의 기회를 가졌다. 수업처치 후 예비 생물교사들은 지식의 단순성 영역에서 인식론적 신념이 향상되었으며(p<.05), 과학 교수 효능감 또한 향상되었다(p<.01). 교수동기에 있어서 예비 생물교사들은 외재적 교수 동기는 감소하였으나(p<.05) 내재적 교수 동기는 증가하지 않았다(p>.05). 또한 피어슨 상관관계 결과, 과학 교수 자기 효능감과 외재적 동기는 부적 상관 관계를 나타냈다(p<.05). 구성주의를 강조한 모의수업 활동 후 학생들은 이상적인 과학수업과 과학교사의 자질로 탐구, 토론 및 참여라는 단어를 선택하여, 본 연구에서의 수업처치를 통해 예비 교사들은 구성주의가 지향하는 교수학습 방법을 인식하는데 도움이 되었다고 판단된다.

• 전자공학회논문지CI
• /
• 제45권3호
• /
• pp.142-148
• /
• 2008

복호된 영상의 블록 경계에서 발생하는 왜곡을 보정하기 위해 사용된 H.264/AVC 표준의 디블록킹 필터는 개선된 품질의 영상을 제공하지만, 이에 사용되는 복잡한 필터링 연산은 복호기의 처리 시간을 지연시키는 주된 요인이 되고 있다. 본 논문에서는 이러한 필터링 연산을 더 빠르게 수행할 수 있는 명령어를 제안하고 ASIP을 구성하여 디블록킹 필터를 가속하였다. LISA를 이용하여 MIPS 기반의 기준 프로세서를 설계하고 디블록킹 필터 모델을 시뮬레이션하여 제안하는 명령어 적용에 따른 실행 사이클의 성능 향상을 비교하였으며, 설계된 기준 프로세서를 CoWare의 Processor Designer를 통해 HDL을 생성하고 Synopsys의 Design Compiler를 이용하여 TSMC 0.25um 공정으로 합성하고 제안하는 명령어를 추가할 경우에 대해 면적 및 동작 지연시간 등을 비교하였다. 합성 결과, 제안하는 명령어 셋을 적용함에 따라 면적 및 동작 지연시간에서 각각 7.5%와 3.2%의 증가를 보였으며, 이로 인해 실행 사이클 면에서는 평균 18.18%의 성능 향상을 보였다.

• 전자공학회논문지C
• /
• 제35C권12호
• /
• pp.66-76
• /
• 1998

본 논문에서는 명령어 버퍼에 저장되어 있는 가변 길이 명령어의 미스 율을 낮추기 위한 버퍼를 구현한다. 또한 반복적으로 수행되는 명령어들의 디코딩 시간을 줄이기 위해 외부에서 명령어를 패취(fetch)하여 초기 디코드 동작을 한 후 그 결과를 버퍼에 저장하는 MAU(Mark Appending Unit)를 둔다. 또한 분기명령어의 효과적인 처리를 위해 타겟 명령어의 히트 여부를 판단하는 회로를 내장하고 있다. 가변 길이 명령어를 처리하기 위한 각 모듈은 VHDL을 이용해 설계되었으며, Model Technology Inc.의 V-System를 사용하여 시뮬레이션 하였다. 합성 및 검증은 0.6㎛ 5-Volt CMOS TLM(Three Layer Metal) COMPASS 라이브러리를 이용한 ASIC Synthesizer 툴을 사용하였다. 최고 동작 속도는 약 140MHz까지이며, 총 게이트 수는 약 17,000개이다.