• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.311-311
• /
• 2016

최근 고성능 디스플레이 개발이 요구되면서 기존 비정질 실리콘(a-Si)을 대체할 산화물 반도체에 대한 연구 관심이 급증하고 있다. 여러 종류의 산화물 반도체 중 a-IGZO (amorphous indium-gallium-zinc oxide)가 높은 전계효과 이동도, 저온 공정, 넓은 밴드갭으로 인한 투명성 등의 장점을 가지며 가장 연구가 활발하게 보고되고 있다. 기존에는 SG(단일 게이트) TFT가 주로 제작 되었지만 본 연구에서는 DG(이중 게이트) 구조를 적용하여 고성능의 a-IGZO 기반 박막 트랜지스터(TFT)를 구현하였다. SG mode에서는 하나의 게이트가 채널 전체 영역을 제어하지만, double gate mode에서는 상, 하부 두 개의 게이트가 동시에 채널 영역을 제어하기 때문에 채널층의 형성이 빠르게 이루어지고, 이는 TFT 스위칭 속도를 향상시킨다. 또한, 상호 모듈레이션 효과로 인해 S.S(subthreshold swing)값이 낮아질 뿐만 아니라, 상(TG), 하부 게이트(BG) 절연막의 계면 산란 현상이 줄어들기 때문에 이동도가 향상되고 누설전류 감소 및 안정성이 향상되는 효과를 얻을 수 있다. Dual gate mode로 동작을 시키면, TG(BG)에는 일정한 positive(or negative)전압을 인가하면서 BG(TG)에 전압을 가해주게 된다. 이 때, 소자의 채널층은 depletion(or enhancement) mode로 동작하여 다른 전기적인 특성에는 영향을 미치지 않으면서 문턱 전압을 쉽게 조절 할 수 있는 장점도 있다. 제작된 소자는 p-type bulk silicon 위에 thermal SiO2 산화막이 100 nm 형성된 기판을 사용하였다. 표준 RCA 클리닝을 진행한 후 BG 형성을 위해 150 nm 두께의 ITO를 증착하고, BG 절연막으로 두께의 SiO2를 300 nm 증착하였다. 이 후, 채널층 형성을 위하여 50 nm 두께의 a-IGZO를 증착하였고, 소스/드레인(S/D) 전극은 BG와 동일한 조건으로 ITO 100 nm를 증착하였다. TG 절연막은 BG 절연막과 동일한 조건에서 SiO2를 50 nm 증착하였다. TG는 S/D 증착 조건과 동일한 조건에서, 150 nm 두께로 증착 하였다. 전극 물질과, 절연막 물질은 모두 RF magnetron sputter를 이용하여 증착되었고, 또한 모든 patterning 과정은 표준 photolithography, wet etching, lift-off 공정을 통하여 이루어졌다. 후속 열처리 공정으로 퍼니스에서 질소 가스 분위기, $300^{\circ}C$ 온도에서 30 분 동안 진행하였다. 결과적으로 $9.06cm2/V{\cdot}s$, 255.7 mV/dec, $1.8{\times}106$의 전계효과 이동도, S.S, on-off ratio값을 갖는 SG와 비교하여 double gate mode에서는 $51.3cm2/V{\cdot}s$, 110.7 mV/dec, $3.2{\times}108$의 값을 나타내며 훌륭한 전기적 특성을 보였고, dual gate mode에서는 약 5.22의 coupling ratio를 나타내었다. 따라서 산화물 반도체 a-IGZO TFT의 이중게이트 구조는 우수한 전기적 특성을 나타내며 차세대 디스플레이 시장에서 훌륭한 역할을 할 것으로 기대된다.

• 한국산학기술학회논문지
• /
• 제11권2호
• /
• pp.409-413
• /
• 2010

실리콘 기판에 GaN 에피성장을 확인하기 위해, P형 Si(100) 기판 전면에 버퍼층으로 10 nm 두께의 코발트실리사이드를 형성시켰다. 형성된 코발트실리사이드 층을 HF로 크리닝하고, PA-MBE (plasma assisted-molecular beam epitaxy)를 써서 저온에서 500 nm의 GaN를 성막하였다. 완성된 GaN은 광학현미경, 주사탐침현미경, TEM, HR-XRD를 활용하여 특성을 확인하였다. HF 크리닝을 하지 않은 경우에는 GaN 에피택시 성장이 진행되지 않았다. HF 크리닝을 실시한 경우에는 실리사이드 표면의 국부적인 에칭에 의해 GaN성장이 유리하여 모두 GaN $4\;{\mu}m$ 정도의 두께를 가진 에피택시 성장이 진행되었다. XRD로 GaN의 <0002> 방향의 결정성 (crsytallinity)을 $\omega$-scan으로 판단한 결과 Si(100) 기판의 경우 2.7도를 보여 기존의 사파이어 기판 정도로 우수할 가능성이 있었다. 나노급 코발트실리사이드를 버퍼로 채용하여 GaN의 에피성장이 가능할 수 있었다.

• 한국진공학회지
• /
• 제21권1호
• /
• pp.48-54
• /
• 2012

니켈촉매 막을 증착시킨 산화규소 기판위에 아세틸렌기체와 수소기체를 원료로, 육불화황기체를 첨가기체로 열화학기상증착 시스템하에서 탄소코일을 증착하였다. 반응온도를 $650^{\circ}C$에서 $800^{\circ}C$까지 증가시키면서 증착된 탄소 코일의 기하구조를 조사하였다. $650^{\circ}C$에서는 주로 탄소나노필라멘트 형성의 전단계가 나타났으며, 반응온도가 증가하자($700^{\circ}C$) 나노 크기의 코일들이 나타났다. $775^{\circ}C$로 반응온도를 더욱 증가시키자, 파도물결과 같은 나노 코일들이 성장되었으며, 간혹 마이크로 크기의 코일들도 나타났다. 육불화황에 첨가된 불소의 에칭효과로 니켈 촉매의 크기를 줄일 수 있을 것으로 여겨지며, 따라서 육불화항 첨가기체의 사용으로 기존에 보고된 것보다 작은 크기의 직경을 갖는 마이크로 탄소 코일을 얻을 수 있었다.

• 전자공학회논문지D
• /
• 제36D권7호
• /
• pp.17-25
• /
• 1999

PECVD 법을 이용하여 Tungsten Nitride($WN_x$) 박막을 $WSi_3N_4$ 기판위에 형성하였다. $WN_x$ 박막은 기관온도, 가스의 유량, rf power 등의 공정변수를 변화시키면서 형성되었고, 서로 다른 질소원으로 $NH_3$와 $N_2$를 각각 사용하여 박막의 특성을 조사하였다. $WN_x$ 막 내의 질소함량은 $NH_3$와 $N_2$의 유량에 따라 0~45% 정도로 변화하였으며, $NH_3$를 사용하였을 때, 최고 160nm/min의 높은 성장률을 나타내었다. $WSi_3N_4$ 기판 위에서는 TiN이나 Si 위에서보다 높은 성장률을 나타내었다. $WN_x$ 박막의 순도를 AES로 측정해 본 결과 $NH_3$를 사용했을 때 고순도의 박막을 얻을 수 있었다. XRD 분석으로 순수한 다결정의 W가 비정질의 $WN_x$로 변화되는 것을 알 수 있었으며, 이것은 $WN_x$가 식각 공정시 미세 패턴 형성이 W보다 유리할 것이라는 것을 보여준다. TiN, NiCr, Al 등의 다양한 기판 위에 형성해 본 결과 Al 위에서 최대 $1.6 {\mu}m$의 두꺼운 막이 형성되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.344-344
• /
• 2014

Transparent amorphous oxide semiconductors such as a In-Ga-Zn-O (a-IGZO) have advantages for large area electronic devices; e.g., uniform deposition at a large area, optical transparency, a smooth surface, and large electron mobility >10 cm2/Vs, which is more than an order of magnitude larger than that of hydrogen amorphous silicon (a-Si;H).1) Thin film transistors (TFTs) that employ amorphous oxide semiconductors such as ZnO, In-Ga-Zn-O, or Hf-In-Zn-O (HIZO) are currently subject of intensive study owing to their high potential for application in flat panel displays. The device fabrication process involves a series of thin film deposition and photolithographic patterning steps. In order to minimize contamination, the substrates usually undergo a cleaning procedure using deionized water, before and after the growth of thin films by sputtering methods. The devices structure were fabricated top-contact gate TFTs using the a-IGZO films on the plastic substrates. The channel width and length were 80 and 20 um, respectively. The source and drain electrode regions were defined by photolithography and wet etching process. The electrodes consisting of Ti(15 nm)/Al(120 nm)/Ti(15nm) trilayers were deposited by direct current sputtering. The 30 nm thickness active IGZO layer deposited by rf magnetron sputtering at room temperature. The deposition condition is as follows: a rf power 200 W, a pressure of 5 mtorr, 10% of oxygen [O2/(O2+Ar)=0.1], and room temperature. A 9-nm-thick Al2O3 layer was formed as a first, third gate insulator by ALD deposition. A 290-nm-thick SS6908 organic dielectrics formed as second gate insulator by spin-coating. The schematic structure of the IGZO TFT is top gate contact geometry device structure for typical TFTs fabricated in this study. Drain current (IDS) versus drain-source voltage (VDS) output characteristics curve of a IGZO TFTs fabricated using the 3-layer gate insulator on a plastic substrate and log(IDS)-gate voltage (VG) characteristics for typical IGZO TFTs. The TFTs device has a channel width (W) of $80{\mu}m$ and a channel length (L) of $20{\mu}m$. The IDS-VDS curves showed well-defined transistor characteristics with saturation effects at VG>-10 V and VDS>-20 V for the inkjet printing IGZO device. The carrier charge mobility was determined to be 15.18 cm^2 V-1s-1 with FET threshold voltage of -3 V and on/off current ratio 10^9.

• 대한기계학회논문집A
• /
• 제36권10호
• /
• pp.1189-1193
• /
• 2012

본 연구는 초소형 광학 시스템을 구현할 수 있는 설계 및 제작의 방법론을 제시하고자 한다. 초소형 광학계에서는 조명 및 결상 광학소자의 성능과 소형화가 조광면의 균질도와 결상 된 이미지의 선명도에 중요한 영향을 미치게 된다. 본 연구에서는 얇은 두께로 실효 광도를 배가시키기 위한 초박형의 LED 빔조형 렌즈를 설계 제작하였다. 상기 렌즈는 중앙부의 비구면렌즈와 외각의 전반사 프레넬 가장자리 부로 구성되어 있다. 설계된 LED 빔조형 렌즈(직경 4.7 mm, 두께 0.6 mm)는 다이아몬드 선삭으로 중앙 비구면부의 전반사(TIR) 가장자리가 정밀하게 가공되었으며, LED 의 빔각을 150 도에서 17.5 도로 축소 시켰다. 다른 광학소자들 마이크로 프리즘, 결상광학용 프레넬 렌즈, 광가이드는 다양한 마이크로 나노 크기의 제조공정으로 일체형으로 성형되었다. 시작품으로 제작된 초소형 광학계($6.8{\times}2.2{\times}2.5mm$)는 마이크로 패턴을 결상의 가능성을 보여주었고, 지문인식용 초소형광학계로서의 성능을 검증하였다.

• 센서학회지
• /
• 제7권3호
• /
• pp.147-153
• /
• 1998

$Si_{3}N_{4}/SiO_{2}/Si_{3}N_{4}$(N/O/N) 다이아프램과 결합된 고감도의 광섬유 Fabry-Peort 압력센서를 개발하여 스트레인 및 그 응답특성을 조사하였다. 먼저, 44 wt% KOH 수용액을 이용한 실리콘 이방성식각기술로 600 nm 두께의 N/O/N 다이아프램을 제조하였으며, 제조된 다이아프램과 광섬유 Fabry-Perot 간섭계를 결합하여 광섬유 압력센서를 구성하였다. 단일모드 광섬유(SMF)내에 $TiO_{2}$ 유전체 박막을 용융접합하여 공극의 길이가 약 2 cm인 광섬유 Fabry-Perot 간섭계를 제작하였다. 광섬유 Fabry-Perot 간섭계의 한쪽 끝은 N/O/N 다이아프램과 결합하였으며, 나머지 한쪽을 3 dB 광결합기를 통해 광측정장치에 연결하였다. $2{\times}2\;mm^{2}$ 및 $8{\times}8\;mm^{2}$ 크기의 N/O/N 다이아프램에 대해 응답특성을 조사한 결과, 각각 약 0.11 rad/kPa과 1.57 rad/kPa의 압력감도를 나타내었으며, 선형오차는 0.2 %FS이내였다.

• 전자공학회논문지SC
• /
• 제39권6호
• /
• pp.34-42
• /
• 2002

본 논문에서는 전압검출기에 사용되는 온도에 무관한 검출 전압원을 제안한다. 검출 전압원이 절대온도 영도(Zero degree)에서 실리콘 밴드갭 전압의 m배가 되도록 설계한다. 검출 전압원의 온도계수는 트랜지스터 이미터-베이스 사이의 서로 다른 면적을 가진 다이오드에 생성된 비선형 전압인 ${\Delta}V_{BE}$의 오목한 온도계수와 트랜지스터 순방향 전압인 $V_{BE}$의 볼록한 비선형 온도계수의 합으로 다이오드의 온도계수를 적절히 선택함으로서 거의 제로의 온도계수를 실현한다. 또한 검출 전압원의 값이 ${\Delta}V_{BE}$, $V_{BE}$ 멀티플라이어 회로 및 저항을 이용하여 변화될 수 있도록 설계하였다. 제안한 검출 전압원의 성능을 평가하기 위해, $6{\mu}m$ 바이폴러 기술로 조립된 1.9V용 IC를 제작하여 검출 전압원의 동작특성과 온도계수를 측정하였다. 또한 검출 전압원의 값이 공정에 의해 변화되는 요인을 줄이기 위해 트리밍 기술, 이온 임플란테이션과 이방성 에칭을 도입하였다. 제작된 IC에서 검출 전압원은 -30$^{\circ}C$~70$^{\circ}C$의 온도범위에서 29ppm/$^{\circ}C$의 안정된 온도계수를 얻을 수 있었다. 그리고 전압검출기의 소비전류는 1.9V 공급전압에서 $10{\mu}A$이다.

• 태양에너지
• /
• 제17권4호
• /
• pp.3-11
• /
• 1997

다결정 실리콘에서 결정입계는 광생성된 반송자들의 재결합 중심으로 작용할 뿐 아니라 전위장벽으로 작용하여 태양전지의 변환효율을 감소시킨다. 결정입계의 영향을 줄이기 위해 열처리, 결정입계에 대한 선택적 식각, 결정입계로 함몰전극을 형성하는 방법, 다양한 전극 구조, 초박막 금속 형성 후 전극형성 등 여러가지 요소들을 조사하였다. 질소 분위기에서 $900^{\circ}C$ 전열처리, $POCl_3$ 확산을 통한 게터링, 후면전계 형성을 위한 Al 처리로 다결정 실리콘의 결함밀도를 감소시켰다. 결정입계에서의 반송자 손실을 감소시키기 위한 기판 처리로 Schimmel 식각액을 사용하였다. 이는 texturing 효과와 함께 결정입계를 선택적으로 $10{\mu}m$ 깊이로 식각하였다. 결점입계를 우선적으로 식각한 후면으로 Al을 확산하여 후면에서의 재결합 손실을 감소시켰다. 전극 핑거(grid finger) 간격이 0.4mm인 세밀한 전극 구조에 결정입계로 $0.4{\mu}m$ 깊이로 함몰전극을 추가로 형성하여 태양전지의 단락 전류 밀도가 개선되었다. 80% 이상의 광투과율을 보인 20nm 두께의 크롬 박막 형성으로 직렬 저항을 감소시켰다. 본 논문은 저가의 고효율, 지상 전력용 태양진지를 위해 결정입계에 대한 연구를 하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.77-77
• /
• 2000

Titanium oxide (TiO2) thin films have valuable properties such as a high refractive index, excellent transmittance in the visible and near-IR frequency, and high chemical stability. Therefore it is extensively used in anti-reflection coating, sensor, and photocatalysis as electrical and optical applications. Specially, TiO2 have a high dielectric constant of 180 along the c axis and 90 along the a axis, so it is highlighted in fabricating dielectric capacitors in micro electronic devices. A variety of methods have been used to produce patterned self-assembled monolayers (SAMs), including microcontact printing ($\mu$CP), UV-photolithotgraphy, e-beam lithography, scanned-probe based micro-machining, and atom-lithography. Above all, thin film fabrication on $\mu$CP modified surface is a potentially low-cost, high-throughput method, because it does not require expensive photolithographic equipment, and it produce micrometer scale patterns in thin film materials. The patterned SAMs were used as thin resists, to transfer patterns onto thin films either by chemical etching or by selective deposition. In this study, we deposited TiO2 thin films on Si (1000 substrateds using titanium (IV) isopropoxide ([Ti(O(C3H7)4)] ; TIP as a single molecular precursor at deposition temperature in the range of 300-$700^{\circ}C$ without any carrier and bubbler gas. Crack-free, highly oriented TiO2 polycrystalline thin films with anatase phase and stoichimetric ratio of Ti and O were successfully deposited on Si(100) at temperature as low as 50$0^{\circ}C$. XRD and TED data showed that below 50$0^{\circ}C$, the TiO2 thin films were dominantly grown on Si(100) surfaces in the [211] direction, whereas with increasing the deposition temperature to $700^{\circ}C$, the main films growth direction was changed to be [200]. Two distinct growth behaviors were observed from the Arhenius plots. In addition to deposition of THe TiO2 thin films on Si(100) substrates, patterning of TiO2 thin films was also performed at grown temperature in the range of 300-50$0^{\circ}C$ by MOCVD onto the Si(100) substrates of which surface was modified by organic thin film template. The organic thin film of SAm is obtained by the $\mu$CP method. Alpha-step profile and optical microscope images showed that the boundaries between SAMs areas and selectively deposited TiO2 thin film areas are very definite and sharp. Capacitance - Voltage measurements made on TiO2 films gave a dielectric constant of 29, suggesting a possibility of electronic material applications.