• ETRI Journal
• /
• 제42권4호
• /
• pp.534-548
• /
• 2020

This study presents a new architecture for a field programmable analog array (FPAA) for use in low-frequency applications, and a generalized circuit realization method for the implementation of nth-order elliptic filters. The proposed designs of both the FPAA and elliptic filters are based on the operational transconductance amplifier (OTA) used in implementing OTA-C filters for biopotential signal processing. The proposed FPAA architecture has a flexible, expandable structure with direct connections between configurable analog blocks (CABs) that eliminates the use of switches. The generalized elliptic filter circuit realization provides a simplified, direct synthetic method for an OTA-C symmetric balanced structure for even/odd-nth-order low-pass filters (LPFs) and notch filters with minimum number of components, using grounded capacitors. The filters are mapped on the FPAA, and both architectures are validated with simulations in LTspice using 90-nm complementary metal-oxide semiconductor (CMOS) technology. Both proposed FPAA and filters generalized synthetic method achieve simple, flexible, low-power designs for implementation of biopotential signal processing systems.

• 융합신호처리학회논문지
• /
• 제3권1호
• /
• pp.87-92
• /
• 2002

배치(Placement)는 VLSI 회로의 physical design에서 중요한 단계로서 회로의 성능을 최대로 하기 위하여 회로 모듈의 집합을 배치시키는 문제이며, 배치 문제에서 최적의 해를 얻기 위해 클러스터 성장(cluster growth), 시뮬레이티드 어닐링(simulated annealing; SA), ILP(integer linear programming)등의 방식이 이용된다. 본 논문에서는 배치 문제에 대하여 확률 진화 알고리즘(stochastic evolution algorithm; StocE)을 이용한 해 공간 탐색(solution space search) 방식을 제안하였으며, 제안한 방식을 시뮬레이티드 어닐링 방식과 비교, 분석하였다.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 1984년도 추계학술발표회 논문집
• /
• pp.91-95
• /
• 1984

Because of layer and scattering in the ocean, there are some problem in algorithm currently used for the recognition of targets. Those are time delay of processing and circuit design. The simple method of detecting direct sound wave in noise caused by time delay is proposed-recognized, estimated, and then direcxt sound wave is reconstructed by the AMDF and $\mu$-processor. 2KHz, 4KHz, 8KHz, 12KHz, 16KHz sound waves are used in experiment. To obtain a reference signal, anechoic water tank is used is processing and aluminium water tank used instead of real ocean. As a result, there are a few errors which caused by anechoic water tank error, decreasing of frequency make errors. Possibility of application to Sonar Signal Processing is proved.

• 한국정보통신학회논문지
• /
• 제1권1호
• /
• pp.123-129
• /
• 1997

본 논문은 전세계 해상 조난 및 안전 시스템(GMDSS)의 의무 비치 장비인 MF/HF DSC Controller의 송신 기능인 조난호출 및 일반호출의 신호처리 구현에 관한 내용이다 구현을 위하여 필수적인 전파규칙(RR), SOLAS협약을 중심으로 ITU-R, SOLAS의정서, 기술기준 등 DSC관련 국내외 규정을 비교 검토하여, DSC설비의 신호처리 기술 및 송신 기능을 구현할 수 있도록 소프트웨어 및 하드웨어의 기본회로를 개발하여 제안하였다. 개발과정에서는 마이크로프로세서(uPD70320)를 이용하였고, 알고리즘을 정립하여 운용 프로그램을 C언어로 작성하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 춘계학술대회
• /
• pp.547-550
• /
• 2009

본 논문에서는 선박용 비상 디젤 엔진 발전기 제어 및 모니터링을 위해 제안된 디지털 기반의 입/출력 인터페이스 회로를 소개한다. 선박용 비상 발전기의 동작 상태를 모니터링 하고 제어하기 위해 제어 및 감시 회로는 5개의 아날로그 입력 채널과 2개의 픽업(Pick-up) 코일 계측 회로, 브로컨 와이어(Broken Wire) 감지 기능을 가지는 10개의 디지털 입력 채널 및 7개의 릴레이 제어 신호 출력 채널이 요구된다. 본 연구에서는 아날로그 입력 단에 간단한 필터 회로와 포토커플러, 비교기 회로를 이용하여 입력신호에 대한 신호처리를 수행하였으며, 중요한 릴레이 출력 신호들은 이중으로 단속될 수 있도록 설계하여 오동작을 철저히 방지하였다. 그리고 픽업코일 신호를 디지털 처리하는 회로를 적용하여 속도 신호 입력의 정확성을 향상 시켰다.

• 한국통신학회논문지
• /
• 제28권11C호
• /
• pp.1152-1160
• /
• 2003

본 논문에서는 다양한 해상도의 신호 입력을 지원하는 고품위급 모니터의 디지털 신호처리 회로를 제안한다. 기존의 디지털 회로에서 ADC(Analog to Digital Convertor)와 VDP(Video Display Processor)로부터 발생하는 내부 디지털 PLL(Phase-locked Loop)의 낮은 성능과 IC의 내부 편차문제, 모듈간의 상이한 전압 차이 때문에, 다양한 입력 신호에서 안정된 동기신호 처리를 할 수 없는 문제가 있었다. 이를 해결하기 위해서 다양한 해상도의 신호 입력으로부터 동기 신호들의 규칙성을 이용하여 동기 신호를 관리하면서 시스템의 간섭을 최소화하는 동기신호 최적화 기법을 제안하였다. 제안한 방법을 적용한 결과 다양한 해상도에서 안정적으로 동기신호를 처리함으로써 여러 모드의 입력신호에 대응할 수 있었다.

• 융합신호처리학회논문지
• /
• 제4권1호
• /
• pp.41-48
• /
• 2003

본 논문에서는 DGS(Defected Ground Structure)에 대한 새로운 등가 회로를 제안하였으며, 이를 IMT-2000용 AB급 대전력 증폭기 설계에 적용하여 증폭기의 성능을 향상시켰다. 새로운 DGS 등가 회로는 병렬의 LC 공진기와 병렬 형태의 캐패시턴스로 구성되어 금속 접지면에 에칭된 결함으로 인한 프린징(fringing) 효과를 반영하도록 하였으며, 전력 증폭기 출 단 정합 회로를 최적화하기 위하여 사용되었다. 이전의 논문에서도 하모닉 성분의 억제와 증폭기의 효율 개선을 위하여 DGS를 사용하였으나 DGS 등가 회로의 해석은 없었으며(1), 본 논문에서는 이를 개선하여 회로 시뮬레이션을 통한 정한 DGS의 등가 회로를 AB급 증폭기의 출력 단 정합회로에 적용함으로써 성능 향상과 함께 증폭기 제작 후에 튜닝이 거의 필요없는 정확한 설계 방법을 제시하였다. 이와 같이 제안된 전력 증폭기의 설계 방법은 정확한 설계 결과를 제공함으로써 최적 부하 조건과 하모닉 성분의 제거 성능을 동시에 만족시킬 수 있었다. 제안된 방법의 효과를 입증하기 위하여 DGS를 적용한 기존의 방법과 새로이 제안된 방법을 사용하여 20W급의 전력 증폭기를 설계 및 제작하였으며, 그 측정 결과를 비교하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2002년도 ICCAS
• /
• pp.87.1-87
• /
• 2002

$\textbullet$ Abstract $\textbullet$ Introduction $\textbullet$ Circuit Description $\textbullet$ Simulation Results $\textbullet$ Conclusion

• 한국정보통신학회논문지
• /
• 제7권6호
• /
• pp.1297-1303
• /
• 2003

반도체 방식의 capacitive type 지문인식센서의 신호처리를 위한 개선된 회로를 설계하였다. 최 상위 sensor plate가 지문의 굴곡을 감지한 capacitance의 변화를 전압의 신호로 전환하기위해서 charge-sharing 방식의 회로를 적용하였다. 지문센서 감도저하의 가장 큰 원인인 sensor plate에 존재하는 parasitic capacitance를 최소화하고 ridge와 valley 사이의 전압차를 향상시키기 위하여 기존과는 다른 아날로그버퍼회로를 설계하였다. 센서전압과 기준전압 신호를 비교하기 위해서 비교기를 설계하였으며, 센서어레이의 수직, 수평간 isolation 대책을 통하여 ESD 및 노이즈방지를 위한 설계를 제안하였다. 제안된 신호처리회로는 128${\times}$l44 pixel 규모의 회로로 구현되었다. 본 설계회로는 향후 생체인식을 이용한 정보보호용 지문인식 시스템에 응용될 수 있으리라본다.

• 전기전자학회논문지
• /
• 제23권3호
• /
• pp.1082-1087
• /
• 2019

본 연구에서는 초소형 무선송 수신용이 가능한 심전도 모듈개발에 필요한 ECG 신호증폭기, 무선 송 수신기 회로, 신호 처리용 필터회로 및 A/D 컨버터회로설계를 수행하였다. 심전도 센서의 성능 검증을 위하여 gateway 거리에 따른 신호잡음비를 측정하기 위해 1 m ~ 3 m까지 실시하였다. 실험결과 2 m 거리에서의 신호잡음비는 평균 17.18 dB 결과를 나타냄으로써 상용화에 필요한 요건을 갖추었다. 본 연구를 통해서 얻은 실험결과는 만성질환 관리를 위한 초소형 생체측정기기에 적용한다면, 원격모니터링 진단이 가능한 저비용, 고효율 모바일 헬스분야에 기여할 것으로 기대된다.