• 한국경영과학회지
• /
• 제24권2호
• /
• pp.69-80
• /
• 1999

A genetic algorithm to determine the optimal signal sequence and double cycle pattern is described. The signal sequence and double cycle pattern are used as the input for TRANSYT to find optimal signal timing at each junction in the area traffic networks, In the genetic process, the partially matched crossover and simple crossover operators are used for evolution of signal sequence and double cycle pattern respectively. A special conversion algorithm is devised to convert the signal sequence into the link-stage assignment for TRANSYT. Results from tests using data from an area traffic network in Leicester region R are given.

• 한국정보통신학회논문지
• /
• 제14권9호
• /
• pp.2164-2170
• /
• 2010

Digital radio frequency memory (이하 DRFM)은 입력되는 RF신호를 저장 후 필요한 시점에 입력된 RF신호로 복원하여 출력하는 기능을 가진 장치로써 Jammer, EW시뮬레이터, Target Echo Generator[1] 등 사용되는 분야가 광범위하다. 본 논문에서는 고주파 입/출력모듈, 국부 발진모듈로 구성된 고주파부와 디지털 처리부로 이루어진 DRFM의 하드웨어적 구현 방안을 제안한다. 그리고 펄스형태의 RF신호를 양자화하는 ADC(A/D conversion), 이 데이터를 저장하고 재생신호를 생산하는 FPGA와 RF 신호를 생산하는 DAC(D/A conversion)로 구성되는 디지털 처리부에서 복제된 신호 생성방안을 제안한다. 이렇게 제안된 방안을 적용하여 제작한 후 모의 신호를 입력하여 얻은 시험결과를 통하여 이 제안방안의 타당성을 확인한다.

• 한국위성정보통신학회논문지
• /
• 제1권1호
• /
• pp.59-64
• /
• 2006

본 논문에서는 직접 변환 방식인 six-port의 RF 출력 신호를 검파하고 요구 대역폭에서 입력 주파수 신호에 대한 진폭 및 위상 신호를 선형적으로 출력하는 광역 power detector를 설계 제작한다. Six-port 출력단에 접속되는 power detector는 높은 정합도를 갖고 반사파로 인한 Six-port 간 위상 불일치를 방지하고, 넓은 대역폭에서 낮은 VSWR을 유지하여야 하는 광역 특성을 갖는 power detector 설계가 필요하다. 광역 정합을 위하여 사용 주파수 대역에 따라 강제 정합과 다단 LC 정합 회로, 그리고 isolator를 사용한 낮은 VSWR 특성을 갖는 설계 방법을 비교 분석한다. 설계 제작된 power detector의 주파수 대역에 대한 동적 동작 영역(dynamic range) 성능을 측정하여 Six-port의 수신 전송 신호 검파기로 활용될 수 있는 타당성을 평가한다.

• Smart Structures and Systems
• /
• 제32권4호
• /
• pp.253-266
• /
• 2023

The time-reversal method is employed to improve the ability of pipeline defect detection, and a new approach of identifying the pipeline defect depth is proposed in this research. When the L(0,2) mode ultrasonic guided wave excited through a lead zirconate titinate (PZT) transduce array propagates along the pipeline with a defect, it will interact with the defect and be partially converted to flexural F(n, m) modes and longitudinal L(0,1) mode. Using a receiving PZT array attached axisymmetrically around the pipeline, the L(0,2) reflection signal as well as the mode conversion signals at the defect are obtained. An appropriate rectangle window is used to intercept the L(0,2) reflection signal and the mode conversion signals from the obtained direct detection signals. The intercepted signals are time reversed and re-excited in the pipeline again, result in the guided wave energy focusing on the pipeline defect, the L(0,2) reflection and the L(0,1) mode conversion signals being enhanced to a higher level, especially for the small defect in the early crack stage. Besides the L(0,2) reflection signal, the L(0,1) mode conversion signal also contains useful pipeline defect information. It is possible to identify the pipeline defect depth by monitoring the variation trend of L(0,2) and L(0,1) reflection coefficients. The finite element method (FEM) simulation and experiment results are given in the paper, the enhancement of pipeline defect reflection signals by time-reversal method is obvious, and the way to identify pipeline defect depth is demonstrated to be effective.

• 대한전자공학회논문지SP
• /
• 제47권1호
• /
• pp.150-158
• /
• 2010

디지털 신호의 표본화 속도를 변환시키는 SRC(sample rate converter) 장치에는 필터가 필요하다. 속도 변환율이 높을수록 필터의 신호처리량이 증대되며, 필터의 구현이 복잡해진다. 그러므로 속도 변환율이 높은 경우에는 신호처리량이 적은 필터를 설계하는 것은 중요한 문제이다. 본 논문에서는 다단 FIR(finite impulse response) 필터를 효과적으로 설계하는 방법을 제시하였다. 다단 필터는 표본화 속도를 한 번에 변환하는 것이 아니라 여러 단 나누어서 변환하는 방식이다. 제시된 설계방식은, 속도 변환율의 인수분해 조합 모두에 대하여 조사하며, 필터의 복잡도 측정을 필터 차수의 추정식에 의존하지 않고 필터의 구현 결과를 바탕으로 한 점이 특징이다. 필터 설계 결과, 종래의 방식으로 설계된 것보다 곱셈연산량이 적음을 보였다. 또한 halfband 필터나 다중 차단대역 필터 등의 특성을 활용하면 곱셈연산량이 더욱 감소된 필터를 구성할 수 있음을 확인하였다.

• 한국정보통신학회논문지
• /
• 제14권5호
• /
• pp.1071-1077
• /
• 2010

본 논문에서는 집중 소자형 6단자 위상 상관기 구조를 설계 제작하고, 이를 바탕으로 집중 소자형 6단자 위상 상관기를 이용한 L-대역 직접변환 수신 성능을 분석하였다. 제작된 L-대역 집중 소자형 6단자 위상 상관기 소자는 저항형 전력 분배기와 twist-wire 동축케이블을 사용하였으며, 낮은 대역에서 소형화 구조가 가능하고, 광역 특성을 갖는다. 집중 소자형 6단자 위상 상관기를 사용한 L-대역 직접변환 수신 성능은 집중 소자형 6단자 위상 상관기의 LO 단자와 RF 입력 단자에 각각 중심 주파수가 1.69 GHz이고 전력이 -20 dBm인 LO 신호와 QPSK 신호를 입력하여 측정하였다. 집중 소자형 6단자 위상 상관기를 사용한 직접변환 구조는 양호한 I/Q 디지털 신호를 복원할 수 있었다.

• 말소리와 음성과학
• /
• 제12권3호
• /
• pp.55-63
• /
• 2020

음성 변환은 다양한 음성 처리 응용에 적용될 수 있으며, 음성 인식을 위한 학습 데이터 증강에도 중요한 역할을 할 수 있다. 기존의 방법은 음성 합성을 이용하여 음성 변환을 수행하는 구조를 사용하여 멜 필터뱅크가 중요한 파라미터로 활용된다. 멜 필터뱅크는 뉴럴 네트워크 학습의 편리성 및 빠른 연산 속도를 제공하지만, 자연스러운 음성파형을 생성하기 위해서는 보코더를 필요로 한다. 또한, 이 방법은 음성 인식을 위한 다양한 데이터를 얻는데 효과적이지 않다. 이 문제를 해결하기 위해 본 논문은 원형 스펙트럼을 사용하여 음성 신호 자체의 변환을 시도하였고, 어텐션 메커니즘으로 스펙트럼 성분 사이의 관계를 효율적으로 찾아내어 변환을 위한 자질을 학습할 수 있는 transformer 네트워크 기반 딥러닝 구조를 제안하였다. 영어 숫자로 구성된 TIDIGITS 데이터를 사용하여 개별 숫자 변환 모델을 학습하였고, 연속 숫자 음성 변환 디코더를 통한 결과를 평가하였다. 30명의 청취 평가자를 모집하여 변환된 음성의 자연성과 유사성에 대해 평가를 진행하였고, 자연성 3.52±0.22 및 유사성 3.89±0.19 품질의 성능을 얻었다.

• 한국정보통신학회논문지
• /
• 제5권4호
• /
• pp.668-675
• /
• 2001

최근, 상업적인 pcs시스템은 매우 발전되어 있으며, 결국 차세대 이동통신은 멀티미디어 서비스를 제공하는 IMT-2000에 의해 실현될 것이다. 그러므로 , 새로운 형태의 수신 시스템 연구가 활발히 진행되고 있고, 이중하나가 Direct conversion 방식이다 Direct conversion은 차세대 이동통신 시스템에 필요한 저전력, 소형, MMIC, 저가에 적합한 방식이다. 이 시스템을 사용할 경우 DC-offset의 문제가 발생하게 된다. DC-offset은 시스템에서 주파수 합성기의 누설신호에 의해 원하는 신호의 증폭을 억압한다. 본 논문에서 DC-offset을 제거하는 방법에 대해 고려한다. DC-offset의 제거법에는 AC-coupling, 대용량 capacitor, DC-feedback loop, DC-free coding의 4가지 방법이 있다. 이중에서 AC-coupling법은 가장 간단하며, DC-feedback법은 최고의 성능을 가진다. AC-coupling법과 DC-feedback법을 HP사의 ADS를 사용하여 시뮬레이션 하였다.

• 전자공학회논문지B
• /
• 제31B권7호
• /
• pp.42-48
• /
• 1994

In this paper, a low power and high speed flash Analog-to-Digital Converter using current-mode concept is proposed. Current-mode approach offers a number of advantages over conventional voltage-mode approach, such as lower power consumption small chip area improved accuracy etc. Rescently this concept was applied to algorithmic A/D Converter. But, its conversion speed is limited to medium speed. Consequently this converter is not applicable to the high speed signal processing system. This ADC is fabricated in 1.2um double metal CMOS standard process. This ADC's conversion time is measured to be 7MHz, and power consumption is 2.0mW, and differential nonlinearity is less than 1.14LSB and total harmonic distortion is -50dB. The active area of analog chip is about 350 x 550u$m^2$. The proposed ADC seems suitable for a single chip design of digital signal processing system required high conversion speed, high resolution small chip area and low power consumption.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.104-107
• /
• 2000

We designed and implemented the RFIC(RF front-end IC) for DTV(Digital TV) tuner. The DTV tuner RF front-end consists of low noise IF amplifier fur the amplification of 900 MHz RF signal and down conversion mixer for the RF signal to 44MHz IF conversion. The RFIC is implemented on ETRI 0.8u high resistive (2㎘ -cm) and evaluated by on wafer, packaged chip test. The gain and IIP3 of IF amplifier are 15㏈ and -6.6㏈m respectively. For the down conversion mixer gain and IIP3 are 13㏈ and -6.5㏈m. Operating voltage of the IF amplifier and the down mixer is 5V, current consumption are 13㎃ and 26㎃ respectively.