• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.353.1-353.1
• /
• 2016

다공성 물질은 동공의 크기에 따라 미세동공(Micropore), 메조동공(Mesopore), 거대동공(Macropore)으로 나누어 분류한다. 다공성 재료의 장점은 높은 비표면적으로써, 촉매, 센서, 연료전지 전극, 에너지 저장장치 등으로의 이용 가능성을 보여주는 연구가 활발히 보고되고 있다. 종래의 연구는 두 가지 이상의 원소로 구성된 박막을 제작한 후 전기화학적 분해법, 선택적 용해법 등 습식공정을 통해 다공성 구조체를 제작하였다. 하지만 본 연구에서는 Au, Ag 타겟과 $CH_4$ gas를 이용해 ICP-assisted reactive magnetron sputtering 장비를 활용하여 450 nm 두께의 Au-C, Ag-C 박막을 제작하였다. 이후 연속적으로 RF 250 W를 ICP antenna 에 인가하여 $O_2$ plasma dealloying 공정을 통해 탄소(Carbon) 만을 선택적으로 제거함으로써, 건식 공정만으로 Si wafer ($10{\times}10mm^2$) 기판 위에 250 ~ 300 nm 두께의 다공성 Au, Ag 박막을 제작하였다. SEM (Scanning Electron Microscopy)를 활용하여 표면, 단면 형상을 관찰해 다공성 구조를 확인하였으며, AES (Auger Electron Spectroscopy)를 통해 plasma dealloying 전 후 박막의 조성변화를 관찰하였다. 따라서 plasma dealloying 공정으로 제작된 다공성 Au, Ag 박막은 기존의 습식 공정 대비 청결하고 신속한 공정이 가능하며 높은 재현성을 통해 위의 적용분야에 보다 쉽게 사용될 수 있을 것으로 기대된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.204-204
• /
• 2010

본 연구에서는 Glass 기판 위에 우수한 광 투과도를 갖는 ZnO 기반의 Thin Film Transistor (TFT)를 제작하였으며, 이에 대한 전기적 및 광학적 특성을 분석하였다. 소자 구조의 제작은 Maskless Aligner를 이용한 Optical lithograph법을 이용하였다. 채널층은 ZnO로 하였고 Source/Drain 영역은 GaZnO로 하여 전체구조가 ZnO 기반의 homogeneity를 유지하게 하였다. 이때 Gate 절연막은 Bi1.5Zn1Nb1.5O7와 SiO2 두가지 종류로 하여 각각의 특성을 비교하였다. 본연구에서 TFT구조의 각 층은 모두 r. f. 마그네트론 스퍼터법으로 증착하였다. 제작된 TFT들은 채널층 및 절연막 형성 등에 관여된 세부적 실험변수의 변화에 관계없이 약 75% 이상의 우수한 광투과도 특성을 보였다. 전기적 특성 평가에서, 제작된 TFT들은 전반적으로 비교적 낮은 문턱전압과 높은 이동도를 보였다. 하지만, 트랜지스터의 전기적 전송 특성의 주요 인자들인 채널-이동도, 스위칭, 누설 및 이력 등은 ZnO 채널층 혹은 Bi1.5Zn1Nb1.5O7 절연막 형성 시 주입되는 O2 가스의 분압에 의존하는 것이 관측되었다. 이를 통하여 트랜지스터의 각 세부 영역의 구조 및 형성 조건이 트랜지스터의 전기적 특성에 미치는 영향과 상관관계에 대하여 논의한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.112-112
• /
• 2011

유기박막 트랜지스터(Organic Thin Film Transistor: OTFT)는 낮은 공정비용과 기존의 고체 실리콘 트랜지스터로서 실혐 할 수 없는 플렉시블 디스플레이, 스마트카드, 태양전지 등의 매우 넓은 활용범위로 각광받고 있는 연구 분야 중 하나이다. 본 연구에서는 열 증발 증착장비(Thermal Evaporator)를 이용하여 펜타센을 활성층으로 사용한 유기박막 트랜지스터를 제작하였다. Heavily doped된 N형 실리콘 기판을 메탄올, 에탄올, 불산 처리를 하여 세척을 한 후 PECVD를 이용하여 SiO2를 200 nm 증착하였다. 그 후 열 증발 증착 장비를 사용하여 펜타센을 활성층으로 사용하였고, 분말 형태의 펜타센의 질량을 15~60 mg으로 조절하여 활성층의 두께를 조절하였다. 펜타센 증착 후 100도에서 열처리를 하고, 그 후 Shadow Mask를 이용하여 전극을 150nm 증착하였다. 이때 전극은 Au, Al, Ni 세가지 종류를 사용하였다. 펜타센의 질량을 조절하여 증착한 활성층의 두께는 60 mg일 때 약 60 nm, 45 mg일 때 약 45 nm로 1:1의 비율로 올라가는 것을 확인 할 수 있었고, 펜타센의 두께가 30 nm일 때 특성이 가장 잘 나오는 것을 볼 수 있었다. 펜타센의 두께가 두꺼울수록 게이트에서 인가되는 전압의 필드가 제대로 걸리지 않아 특성이 나쁘게 나온 것으로 보인다. 또한 활성층을 30 nm로 고정하고 전극의 종류를 바꿔가며 전기적 특성(캐리어 이동도, 문턱전압, 전달특성 등)을 측정 했을 때 전극으로 Al보다는 Au와 Ni를 사용했을 때 전기적 특성이 더 우수하게 나오는 것을 볼 수 있었다. 메탈과 펜타센과의 일함수 차이에 따른 결과로 보여진다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.223-223
• /
• 2011

적외선 감지기로 사용되는 microbolometer 소자재료로 VOx 또는 비정질 Si이 가장 많이 사용된다. 그 중에서 VOx 물질은 온도저항계수 즉, TCR이 높고 감지도가 우수하기 때문에 비냉각 적외선 검출기에 많이 응용된다. Microbolometer 검출기는 그 응답도는 micromachining 공정에 의해 좌우되는 열 고립구조에 의해 좌우된다. 특히 TCR 값이 크고, 열시상수 값이 작을수록 양질의 감지도를 얻을 수 있으므로 재료의 선택 및 공정이 매우 중요하다. 따라서 본 연구에서는 비냉각 적외선 감지소자로 사용되는 VOx 박막을 DC Sputtering을 사용하여 증착하였으며, 그 특성을 조사하였다. MEMS 공정에 의한 센서의 제작은 적외선을 흡수하여 저항변화를 읽어내어 판독하는 Readout IC(ROIC) 위에 행해진다. Monolithic 공정에 의해 이러한 ROIC 위에서 공정이 동시에 행해지므로 공정온도는 매우 중요한 요소로 작용한다. 따라서 증착된 VOx 박막의 열처리 효과를 연구하였다. 열처리 온도는 $250^{\circ}{\sim}420^{\circ}C$, 열처리 시간은 20~80 min 까지 변화시켰다. 갓 증착된 VOx 박막의 저항은 약 200 $k{\Omega}$이였으며, TCR은 -1.5%/$^{\circ}C$로 나타났다. 열처리 온도가 증가함에 따라 TCR 값은 증가하였으며, 열처리 시간이 증가할수록 역시 TCR 값이 증가하는 경향을 보였다. 열처리 온도 320$^{\circ}C$, 열처리 시간 40 min에서 TCR 값은 약 -2%/$^{\circ}C$의 값을 얻을 수 있었다. 이러한 성능의 VOx 박막을 이용하여 비냉각형 microbolometer 검출소자를 열변형없이 공정을 수행할 수 있을 것으로 기대한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.326-326
• /
• 2011

최근 다양한 종류의 태양전지의 연구가 수행되고 있으며 그 중 박막형 태양전지 및 웨이퍼 실리콘 기반의 태양전지의 경우 태양전지의 효율 및 생산단가를 충족시키는 것에 연구의 목적이 집중되어 있다. 이러한 사항을 만족시키기 위하여 대면적 PECVD기반의 플라즈마 소스를 적용하려는 연구가 진행되고 있으며 결정질의 실리콘 박막 증착에 있어서 다중접합 태양전지 기준으로 효율 10% 내외를 유지하면서 결정질 기준 증착속도 0.5 nm/sec의 성과를 보이고 있다. 하지만 단위 가격 당 전력 생산 단가의 경쟁력을 확보하기 위하여 증착속도의 고속화에 대한 연구가 더욱 진행되어야 한다. 본 연구에서는 새로운 플라즈마 방전 개념으로서 Gas의 분사되는 Jet을 plasma에 통과시켜 증착속도의 향상을 도모하는 plasma 소스를 제시하였다. 새로운 방전 개념을 이용하여 다양한 공정조건인 압력(3~8 torr), Gas ratio([SiH4]/[H2]), RF power에서의 Plasma의 특성을 확인 하였으며 해당 조건에서의 박막 특성을 확인하여 비정질 기준 3 nm/sec, 결정질 기준 결정화도 약 70%의 조건에서 증착속도 2 nm/sec의 결과를 확인하였다. 또한 해당 조건에서의 효율 및 FF, $V_{oc}$, $I_{sc}$를 확인하여 태양전지로서의 적용가능성을 확인하였다. 마지막으로 해당소스의 대면적 적용가능성을 확인하기 위하여 대면적 plasma 개념의 모델중 하나인 In-line 개념의 plasma source로서의 적용 가능성을 제시하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.188-188
• /
• 2010

최근까지는 주로 비정질 실리콘이 디스플레이의 채널층으로 상용화 되어왔다. 비정질 실리콘 기반의 박막 트랜지스터는 제작의 경제성 및 균일성을 가지고 있어서 널리 상용화되고 있다. 하지만 비정질 실리콘의 구조적인 문제인 낮은 전자 이동도(< 1 cm2/Vs)로 인하여 디스플레이의 대면적화에 부적합하며, 광학적으로 불투명한 특성을 갖기 때문에 차세대 디스플레이의 응용에 불리한 점이 있다. 이런 문제점의 대안으로 현재 국내외 여러 연구 그룹에서 산화물 기반의 반도체를 박막 트랜지스터의 채널층으로 사용하려는 연구가 진행중이다. 산화물 기반의 반도체는 밴드갭이 넓어서 광학적으로 투명하고, 상온에서 증착이 가능하며, 비정질 실리콘에 비해 월등히 우수한 이동도를 가짐으로 디스플레이의 대면적화에 유리하다. 특히 Zinc Oxide, Tin Oxide등의 산화물이 연구되고 있으며, indium이나 aluminum등을 첨가하여 전기적인 특성을 향상시키려는 노력을 보이고 있다. 본 연구에서는 Zinc Oxide 기반의 박막 트랜지스터를 DC magnetron sputtering를 이용하여 상온에서 제작한 후 다양한 조건에서의 후열처리를 통하여 소자의 특성의 최적화를 이루는 것을 시도하였다. 그리고 ITO를 전극으로 사용하여 bottom gate 구조의 박막 트랜지스터를 만들고 air 분위기에서 온도별, 시간별 열처리를 진행하였다. 또한 gate insulator의 처리를 통하여 thin film의 interface 개선을 통하여 소자의 성능 향상을 시도 하였다. semiconductor analyzer로 소자의 출력 특성 및 전이 특성을 평가하였다. 그 결과 기존의 a-Si 기반의 박막 트랜지스터보다 우수한 이동도의 특성을 갖는 ZnO 박막 트랜지스터를 얻었다. 그리고 이를 바탕으로 ZnO를 이용하여 대면적 적합한 디스플레이를 제작할 수 있다는 가능성을 보인다. 그리고 Temperature, Bias Temperature stability, 경시변화 등의 다양한 조건에서의 안정성을 평가하여 안정성이 향상을 확보하여 비정질 실리콘을 대체할 유력한 후보중위 하나가 될 것이라고 생각된다.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.24 no.11
• /
• pp.900-904
• /
• 2011

In this paper, we investigated an anomalous hump phenomenon under the positive bias stress in p-type LTPS TFTs. The devices with inferior electrical performance also show larger hump phenomenon. which can be explained by the sub-channel induced from trapped electrons under thinner gate oxide region. We can confirm that the devices with larger hump have larger interface trap density ($D_{it}$) and grain boundary trap density ($N_{trap}$) extracted by low-high frequency capacitance method and Levinson-Proano method, respectively. From the C-V with I-V transfer characteristics, the trapped electrons causing hump seem to be generated particularly from the S/D and gate overlapped region. Based on these analysis, the major cause of an anomalous hump phenomenon under the positive bias stress in p-type poly-Si TFTs is explained by the GIDL occurring in the S/D and gate overlapped region and the traps existing in the channel edge region where the gate oxide becomes thinner, which can be inferred by the fact that the magnitude of the hump is dependent on the average trap densities.

• Korean Journal of Materials Research
• /
• v.8 no.3
• /
• pp.229-237
• /
• 1998

We grew the hexagonal GaN films on (100) Si and (00.1) sapphire substrates in the temperature range of $300~730^{\circ}C$ by the direct reaction between thermally ionized N-source and thermally evaporated Ga-source. The GaN growth rates are increased at the initial stage of GaN formation and it was saturated to some values by the coalescence of each crystallites. The oxygen signal was observed in XPS spectra for all the GaN films grown in this work, especially low- temperature grown GaN film may due to incorporation of the residual oxygen in the growth chamber. The surface of low-temperature and shorter time grown films covered only Ga-droplets. however, with increasing the both substrate temperature and the growth time GaN is growth to crystallites. and coalescence to ring-type crystallites. With sufficient supply of N-source, they were changed to platelets. In the PL spectrum measured at 20 K, we observed the impurity related emission at 3.32eV and 3.38eV.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.396-396
• /
• 2013

The resistive random access memory (ReRAM) has several advantages to apply next generation non-volatile memory device, because of fast switching time, long retentions, and large memory windows. The high mobility of monolayered graphene showed several possibilities for scale down and electrical property enhancement of memory device. In this study, the monolayered graphene grown by chemical vapor deposition was transferred to $SiO_2$ (100 nm)/Si substrate and glass by using PMMA coating method. For formation of metal-oxide nanoparticles, we used a chemical reaction between metal films and polyamic acid layer. The 50-nm thick BPDA-PDA polyamic acid layer was coated on the graphene layer. Through soft baking at $125^{\circ}C$ or 30 min, solvent in polyimide layer was removed. Then, 5-nm-thick indium layer was deposited by using thermal evaporator at room temperature. And then, the second polyimide layer was coated on the indium thin film. After remove solvent and open bottom graphene layer, the samples were annealed at $400^{\circ}C$ or 1 hr by using furnace in $N_2$ ambient. The average diameter and density of nanoparticle were depending on annealing temperature and times. During annealing process, the metal and oxygen ions combined to create $In_2O_3$ nanoparticle in the polyimide layer. The electrical properties of $In_2O_3$ nanoparticle ReRAM such as current-voltage curve, operation speed and retention discussed for applictions of transparent and flexible hybrid ReRAM device.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.361.2-361.2
• /
• 2014

Transition metal dichalcogenides (MoS2, WS2, WSe2, MoSe2, NbS2, NbSe2, etc.) are layered materials that can exhibit semiconducting, metallic and even superconducting behavior. In the bulk form, the semiconducting phases (MoS2, WS2, WSe2, MoSe2) have an indirect band gap. Recently, these layered systems have attracted a great deal of attention mainly due to their complementary electronic properties when compared to other two-dimensional materials, such as graphene (a semimetal) and boron nitride (an insulator). However, these bulk properties could be significantly modified when the system becomes mono-layered; the indirect band gap becomes direct. Such changes in the band structure when reducing the thickness of a WS2 film have important implications for the development of novel applications, such as valleytronics. In this work, we report for the controlled synthesis of large-area (~cm2) single-, bi-, and few-layer WS2 using a two-step process. WOx thin films were deposited onto a Si/SiO2 substrate, and these films were then sulfurized under vacuum in a second step occurring at high temperatures ($750^{\circ}C$). Furthermore, we have developed an efficient route to transfer these WS2 films onto different substrates, using concentrated HF. WS2 films of different thicknesses have been analyzed by optical microscopy, Raman spectroscopy, and high-resolution transmission electron microscopy.