• Journal of the Korean Solar Energy Society
• /
• v.40 no.4
• /
• pp.13-22
• /
• 2020

As the supply of photovoltaic (PV) increases worldwide, the cumulative installations in 2018 were 7.9 and 560 GW in Korea and the world, respectively. Typically, when the ground on commercial PV modules is installed, the area is limited; hence, new designs of PV modules are required to install additional PVs. Among the new design of PV modules, lightweight PV modules can be utilized in PV systems, such as buildings, farmlands, and floating PV. Concerning the investigation of lightweight PV modules, several studies on materials for replacing low-iron tempered glass, which comprises approximately 65% of the PV module weight, have been conducted. However, materials that are used as substitutes for glass should possess similar lightweight properties and reliability as glass. In this study, experimental tests were performed to evaluate the applicability of ethylene tetrafluoroethylene (ETFE) film with excellent resistance to water and aging as a front material of PV modules. The transmittance and ultraviolet properties of the ETFE film were determined and compared with those of glass. A 1-cell module and laboratory-scale 24-cell module were manufactured using the ETFE film and glass, and the electrical output was measured and analyzed. Furthermore, damp heat and thermal cycle tests were conducted to evaluate the reliability of the ETFE film module. Based on the experimental results, the electrical output and reliability of the ETFE film module were similar to those of the glass module, and the ETFE film could be used as the front material of PV modules.

• 한국신재생에너지학회:학술대회논문집
• /
• 2005.11a
• /
• pp.561-566
• /
• 2005

Polycrystalline silicon films were deposited using hot wire CVD (HWCVD). The deposition of silicon thin films was approached by the theory of charged clusters (TCC). The TCC states that thin films grow by self-assembly of charged clusters or nanoparticles that have nucleated in the gas phase during the normal thin film process. Negatively charged clusters of a few nanometer in size were captured on a transmission electron microscopy (TEM) grid and observed by TEM. The negatively charged clusters are believed to have been generated by ion-induced nucleation on negative ions, which are produced by negative surface ionization on a tungsten hot wire. The electric current on the substrate carried by the negatively charged clusters during deposition was measured to be approximately $-2{\mu}A/cm^2$. Silicon thin films were deposited at different $SiH_4$ and $H_2$ gas mixtures and filament temperatures. The crystalline volume fraction, grain size and the growth rate of the films were measured by Raman spectroscopy, X-ray diffraction and scanning electron microscopy. The deposit ion behavior of the si1icon thin films was related to properties of the charged clusters, which were in turn controlled by the process conditions. In order to verify the effect of the charged clusters on the growth behavior, three different electric biases of -200 V, 0 V and +25 V were applied to the substrate during the process, The deposition rate at an applied bias of +25 V was greater than that at 0 V and -200 V, which means that the si1icon film deposition was the result of the deposit ion of charged clusters generated in the gas phase. The working pressures had a large effect on the growth rate dependency on the bias appled to the substrate, which indicates that pressure affects the charging ratio of neutral to negatively charged clusters. These results suggest that polycrystalline silicon thin films with high crystalline volume fraction and large grain size can be produced by control1ing the behavior of the charged clusters generated in the gas phase of a normal HWCVD reactor.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2010.06a
• /
• pp.11-11
• /
• 2010

Thin-film-transistors (TFTs) that can be deposited at low temperature have recently attracted lots of applications such as sensors, solar cell and displays, because of the great flexible electronics and transparent. Transparent and flexible transistors are being required that high mobility and large-area uniformity at low temperature [1]. But, unfortunately most of TFT structures are used to be $SiO_2$ as gate dielectric layer. The $SiO_2$ has disadvantaged that it is required to high driving voltage to achieve the same operating efficiency compared with other high-k materials and its thickness is thicker than high-k materials [2]. To solve this problem, we find lots of high-k materials as $HfO_2$, $ZrO_2$, $SiN_x$, $TiO_2$, $Al_2O_3$. Among the High-k materials, $Al_2O_3$ is one of the outstanding materials due to its properties are high dielectric constant ( ~9 ), relatively low leakage current, wide bandgap ( 8.7 eV ) and good device stability. For the realization of flexible displays, all processes should be performed at very low temperatures, but low temperature $Al_2O_3$ grown by sputtering showed deteriorated electrical performance. Further decrease in growth temperature induces a high density of charge traps in the gate oxide/channel. This study investigated the effect of growth temperatures of ALD grown $Al_2O_3$ layers on the TFT device performance. The ALD deposition showed high conformal and defect-free dielectric layers at low temperature compared with other deposition equipments [2]. After ITO was wet-chemically etched with HCl : $HNO_3$ = 3:1, $Al_2O_3$ layer was deposited by ALD at various growth temperatures or lift-off process. Amorphous InGaZnO channel layers were deposited by rf magnetron sputtering at a working pressure of 3 mTorr and $O_2$/Ar (1/29 sccm). The electrodes were formed with electron-beam evaporated Ti (30 nm) and Au (70 nm) bilayer. The TFT devices were heat-treated in a furnace at $300^{\circ}C$ and nitrogen atmosphere for 1 hour by rapid thermal treatment. The electrical properties of the oxide TFTs were measured using semiconductor parameter analyzer (4145B), and LCR meter.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.18 no.3
• /
• pp.42-51
• /
• 1981

Boron was predeposited into p (100) Si wafer at 94$0^{\circ}C$ for 60minutes to make the back surface field. High tempreature diffusion process at 1145$^{\circ}C$ for 3 hours was immediately followed without removing boron glass to obtain high surface concentration Back boron was annealed at 110$0^{\circ}C$ for 40minutes after boron glass was removed. N+ layer was formed by predepositing with POCI3 source at 90$0^{\circ}C$ for 7~15 minutes and annealed at 80$0^{\circ}C$ for 60min1es under dry Of ambient. The triple metal layers were made by evaporating Ti, Pd, Ag in that order onto front and back of diffused wafer to form the front grid and back electrode respectively. Silver was electroplated on front and back to increase the metal thickness form 1~2$\mu$m to 3~4$\mu$m and the metal electrodes are alloyed in N2 /H2 ambient at 55$0^{\circ}C$ and followed by silicon nitride antireflection film deposition process. Under artificial illumination of 100mW/$\textrm{cm}^2$ fabricated N+PP+ cells showed typically the open circuit voltage of 0.59V and short circuit current of 103 mA with fill factor of 0.80 from the whole cell area of 3.36$\textrm{cm}^2$. These numbers can be used to get the actual total area(active area) conversion efficiency of 14.4%(16.2%) which has been improved from the provious N+P cell with 11% total area efficiency by adding P+ back.

• 한국신재생에너지학회:학술대회논문집
• /
• 2010.06a
• /
• pp.66.2-66.2
• /
• 2010

미니탭(Minitab) 프로그램에 있는 실험계획법(Design of experiment)를 이용하여 박막실리콘 I-layer의 주효과 및 교호작용에 대한 연구를 실시하였다. I-layer의 주요 특성은 증착속도 및 전도도에 대하여 분석을 하였으며, 최종적으로 선택된 증착조건을 사용하여 비정질 실리콘 태양전지를 제조하여 확인 하였다. 실험설계는 2수준 5인자 완전설계요인법을 사용하였다. 분석결과 단막의 증착속도에 영향을 주는 주효과로는 Power와 E/S거리고 나타났으며, Power와 E/S거리, Power와 Pressure에서 큰 교호작용이 일어남을 확인 할 수 있었다. 암전도의 영향을 주는 주효과는 Sub. Temp.를 제외하고는 모두 영향을 주고 있었으며, 상당히 복잡한 교호작용을 이루고 있어 정확한 분석을 할 수는 없었다. 광전도도의 경우도 주효과에서 SiH4 flow rate를 제외하고는 모두 영향을 주고 있었으며, 복잡한 교호작용으로 정확한 분석이 어려웠다. 따라서 P-value를 분석하여 최종 R-제곱값이 증착속도는 97%이상의 높은 값을 얻었으나 전도도의 경우 최대차수 3차항으로 70~80%정도의 낮은 값을 얻었을 수 있었다. 낮은 값을 얻은 이유로는 실험설계시 몇몇 조건이 불안정한 plasma 상태로 인하여 전도도의 측정 편차가 커 분석오차가 높았을 것으로 추정된다. 암전도를 망소특성, 광전도도를 망대특성으로 광민감도 $10^5$으로 최적화 하여 비정질 태양전지를 만들어 평가한 결과 약 9%대의 광변환 효율을 얻을 수 있었으나 만족도 40%대의 낮은 값으로 향후 이와 관련한 더 정밀한 측정 및 분석이 요구된다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2009.11a
• /
• pp.619-619
• /
• 2009

Recently, silica nanostructures are widely used in various applicationary areas such as chemical sensors, biosensors, nano-fillers, markers, catalysts, and as a substrate for quantum dots etc, because of their excellent physical, chemical and optical properties. Additionally, these days, semiconductor silica and silicon with high purity is a key challenge because of their metallurgical grade silicon (MG-Si) exhibit purity of about 99% produced by an arc discharge method with high cast. Tremendous efforts are being paid towards this direction to reduce the cast of high purity silicon for generation of photovoltaic power as a solar cell. In this direction, which contains a small amount of impurities, which can be further purified by acid leaching process. In this regard, initially the low cast rice-husk was cultivated from local rice field and washed well with high purity distilled water and were treated with acid leaching process (1:10 HCl and $H_2O$) to remove the atmospheric dirt and impurity. The acid treated rice-husk was again washed with distilled water and dried in an oven at $60^{\circ}C$. The dried rice-husk was further annealed at different temperatures (620 and $900^{\circ}C$) for the formation of silica nanospheres. The confirmation of silica was observed by the X-ray diffraction pattern and X-ray photoelectron spectroscopy. The morphology of obtained nanostructures were analyzed via Field-emission scanning electron microscope(FE-SEM) and Transmission electron microscopy(TEM) and it reveals that the size of each nanosphares is about 50-60nm. Using the Inductively coupled plasma mass spectrometry(ICP-MS), Silica was analyzed for the amount of impurities.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.469-469
• /
• 2011

고효율 염료감응형 태양전지(DSSC, Dye-Sensitized Solar Cell)의 구현을 위해서 유용한 방법중 하나는 정렬된 기공 (pore)을 $TiO_2$막 내에 형성시키는 것이다. 메조포러스 (mesoporous) $TiO_2$막은 dip coating이나 spin coating과 같은 방법으로 주로 증착되고 있으며, P123이나 F127과 같은 amphiphilic triblock copolymer를 메조포러스 구조를 만들기 위한 뼈대로 사용하고 있다. 또한, 이렇게 생성된 구조에서 amphiphilic triblock copolymer는 열처리 공정을 통하여 쉽게 제거될 수 있다. 고효율 태양전지를 구현하는 또 다른 방법으로는 패턴 된 기판을 사용하는 것이다. 패턴 된 기판은 빛의 반사를 억제하여 흡수율을 높이는 역할을 한다. 그러나 패턴 된 기판 위에서 메조포러스 $TiO_2$막의 형성에 관한 연구는 부족한 실정이다. 본 연구에서는 spin coating 방법으로 패턴 된 Si (111) 기판 위에 메조포러스 $TiO_2$를 성장하고 그 미세구조를 분석하였다. 패턴 된 기판은 nanosphere lithography(NSL) 법으로 mask를 증착한 후 건식 식각 (dry etching) 공정을 통해서 제작되었으며, 마스크와 불순물 등 은 초음파 세척 등으로 제거되었다. 메조포러스 $TiO_2$막은 1-propanol, P123, titanium isopropoxide와 HCl을 섞어 만든 용액으로 1 cm${\times}$1 cm 기판 위에 3000 rpm과 4000 rpm으로 각각 증착하였으며, 5일 동안 4도에서 에이징한 후 350도에서 3시간 열처리하였다. 이렇게 형성한 메조포러스 막의 형상과 미세구조적 특성이 주사전자현미경(SEM, scanning electron microscope), X-선 회절(XRD, X-ray diffraction) 등을 이용하여 연구되었다. 특히, 증착 조건에 따른 메조포러스 $TiO_2$박막의 형성 기구에 관한 고찰이 진행되었다. 나아가, $TiO_2$박막과 패턴 사이에 형성되는 계면 구조에 관한 연구를 투과전자현미경을 이용하여 진행하였다.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.28 no.10
• /
• pp.665-669
• /
• 2015

We investigated and compared two methods of in-situ oxidation and chemical etching treatment (CET) to remove the boron rich layer (BRL). The BRL is generally formed during boron doping process. It has to be controlled in order not to degrade carrier lifetime and reduce electrical properties. A boron emitter is formed using $BBr_3$ liquid source at $930^{\circ}C$. After that, in-situ oxidation was followed by injecting oxygen of 1,000 sccm into the furnace during ramp down step and compared with CET using a mixture of acid solution for a short time. Then, we analyzed passivation effect by depositing $Al_2O_3$. The results gave a carrier lifetime of $110.9{\mu}s$, an open-circuit voltage ($V_{oc}$) of 635 mV at in-situ oxidation and a carrier lifetime of $188.5{\mu}s$, an $V_{oc}$ of 650 mV at CET. As a result, CET shows better properties than in-situ oxidation because of removing BRL uniformly.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.177-177
• /
• 2010

고효율 비정질 실리콘 박막 태양전지 제작을 위해서는 광파장대에서 optical confinement 능력을 최대화할 수 있는 기술이 필수적이다. 효율적인 photon trapping을 위해서는 back reflector를 사용하거나 전면전극인 투명전도성막의 표면에 요철을 형성하여 포획된 태양광의 내부 반사를 증가시키거나 전면 투명전극에서 반사를 감소시켜 태양광의 travel length를 증가시키는 방법이 일반적이며, 이를 통해 흡수층의 효율을 최대화할 수 있다. 이 중 전면전극으로 사용되는 투명전도성막은 불소가 도핑된 tin-oxide가 주로 사용되었으나, 최근 들어 Al이 도핑된 산화아연막을 이용한 비정질 실리콘 박막 태양전지 개발에 대한 연구도 활발히 진행되고 있다. 투명전극 증착후 표면의 유효면적을 증가시키기 위해 염산 용액을 이용하여 표면 텍스쳐링을 수행한다. 그후 흡수층인 p-i-n 층을 플라즈마 화학기상증착법을 이용하여 형성하는 것이 일반적이다. 이때 표면처리 된 투명전극은 수소플라즈마에 대해 특성이 변하지 않아야 고효율 비정질 실리콘 박막 태양전지 제조에 적용될 수 있다. 본 연구에서는 표면처리 된 AZO 투명전극의 수소플라즈마에 의한 특성 변화에 대해 고찰하였다. 먼저 AZO 투명전극은 스퍼터링 공정을 적용하여 $1\;{\mu}m$두께로 증착하였고, 0.5 wt%의 HCl 용액을 이용하여 습식 식각을 수행하였다. 수소플라즈마 처리 조건은 $H_2$ flow rate 30 sccm, working pressure 20 mtorr, RF power 300 W, Temp $60^{\circ}C$ 이며 3분간 진행하였다. 표면형상은 수소플라즈마 전 후에는 큰 차이를 보이지 않았으며 AZO의 grain size는 각각 220 nm, 210 nm로 관찰되었다. 투명전극의 가장 중요한 특성인 가시광선 영역에서의 투과도는 수소플라즈마 처리전에는 90 % 이상의 투과도를 보였으나, 수소플라즈마 처리 후에는 85 %로 약간 저하된 특성을 보였다. 그러나 이는 박막 태양전지용 전면전극으로 사용하기 위한 투과도인 80 % 이상을 만족하는 결과로, 비정질 박막 실리콘 태양전지 제작에 사용될 수 있다. 또 하나의 중요한 특성인 Haze factor 역시 수소플라즈마 처리 전 후 모두 10 이상의 값을 나타냈다. 하지만 고효율 실리콘 박막 태양전지에 적용하기 위해서는 Haze factor를 증가시키는 공정 개발에 대한 추가 연구가 필요하다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.315.1-315.1
• /
• 2013

표면 조직화의 목적은 태양전지 표면에서의 입사되는 빛의 반사율을 감소 시키고, 웨이퍼 내에서 빛의 통과 길이를 길게 하며, 흡수되는 빛의 양을 증가시키는 것이다. 본 연구에는 습식, 건식 표면조직화 방법에 따른 표면 형상과 표면 반사도를 분석 하였으며, 셀을 제작하여 전기적 특성과 광학적 특성의 상관관계를 분석하였다. 표면 조직화 공정은 염기성 용액인 KOH를 이용한 식각 방법과 Ag를 이용한 metal-assisted 식각, 산증기를 이용한 식각, 플라즈마를 이용한 반응성 이온식각을 적용하여 제작하였다. 표면 반사율을 400~1000 nm 사이의 파장에서 측정하였으며 KOH를 이용하여 식각한 샘플이 9.11%의 표면 반사율을 가졌으며 KOH를 이용하여 식각한 표면에 추가로 metal-assisted 식각을 한 샘플이 2%로 가장 낮은 표면 반사율을 보였다. 표면 조직화 후 동일 조건으로 셀을 제작 하여 효율 측정 결과 Ag를 이용한 2단계 metal-assisted chemical 식각이 15.83%의 가장 낮은 광변환 효율을 보였으며 RIE를 이용한 2단계 반응성 이온 식각공정이 17.78%로 가장 높은 광변환 효율을 보였다. 이 결과는 반사도 결과와 일치 하지 않았다. 표면 조직화 모양에 따른 셀 효율의 변화는 도핑 프로파일과 표면 재결합 속도의 변화 때문이라 생각되며 더 명확한 분석을 위해 양자 효율을 측정하여 분석을 시도하였다. 측정 결과 단파장 대역에서 낮은 응답특성을 가지는 것을 확인 할 수 있었는데 그 이유는 낮은 반사도를 가지는 표면조직화 공정의 경우 나노사이즈의 구조를 갖기 때문에 균일한 도핑 프로파일을 얻지 못해 전자 정공의 분리가 제대로 이루어지지 못하였고 표면 재결합 속도증가의 원인으로 단락전류와 개방전압이 낮아져 효율이 떨어진 것으로 판단된다. 실험 결과 도핑 프로파일의 균일성은 셀 효율 개선을 위해 낮은 표면 반사율 만큼 중요하다는 점을 알게되었다. 낮은 반사율을 갖는 표면조직화 공정도 중요하지만 표면에 따른 균일한 도핑 프로파일을 갖는 공정을 개발한다면 단파장 응답도가 향상되어 단락전류밀도의 상승효과를 얻을 수 있을 것이라 판단된다.