• 제목/요약/키워드: Security Processor

검색결과 202건 처리시간 0.023초

콘텐츠 보호를 위한 시스템온칩 상에서 암호 모듈의 구현 (Implementation of Encryption Module for Securing Contents in System-On-Chip)

  • 박진;김영근;김영철;박주현
    • 한국콘텐츠학회논문지
    • /
    • 제6권11호
    • /
    • pp.225-234
    • /
    • 2006
  • 본 논문에서는 콘텐츠 보호의 암호화를 위해 ECC, MD-5, AES를 통합한 보안 프로세서를 SIP (Semiconductor Intellectual Property)로 설계하였다. 각각의 SIP는 VHDL RTL로 모델링하였으며, 논리합성, 시뮬레이션, FPGA 검증을 통해 재사용이 가능하도록 구현하였다. 또한 ARM9과 SIP들이 서로 통신이 가능하도록 AMBA AHB의 스펙에 따라 버스동작모델을 설계, 검증하였다. 플렛폼기반의 통합 보안 SIP는 ECC, AES, MD-5가 내부 코어를 이루고 있으며 각각의 SIP들은 ARM9과 100만 게이트 FPGA가 내장된 디바이스를 사용하여 검증하였으며 최종적으로 매그나칩 $0.25{\mu}m(4.7mm{\times}4.7mm$) CMOS 공정을 사용하여 MPW(Multi-Project Wafer) 칩으로 제작하였다.

  • PDF

경제적인 VPN 시스템 구축을 위한 2-Chip 기반의 암호가속기 성능분석 (Performance Analyses of Encryption Accelerator based on 2-Chip Companion Crypto ASICs for Economic VPN System)

  • 이완복;김정태
    • 한국정보통신학회논문지
    • /
    • 제10권2호
    • /
    • pp.338-343
    • /
    • 2006
  • 본 논문은 저비용 고성능으로 패킷암호 처리를 할 수 있는 VPN 시스템의 구조와 그 설계에 대해서 소개한다. 제안하는 시스템 구조는 보안장비용 다기능 네트워크 프로세서와 전용 암호패킷 처리 칩의 2개의 컴페니언 칩들로 구성되어 있으며, 즉각적인 활용을 위해 필요한 운영체제의 구축 및 디바이스 드라이버, 컴파일러와 이를 기반으로 한 IPSec VPN의 핵심 엔진에 대해 구축한 방안이 언급된다. 특히, 계산력을 많이 필요로 하는 블록 암호 알고리즘인 3DES, AES, SEED는 별도의 칩으로 구현되어 범용성이 뛰어난 것이 특징이며, 이 칩의 성능 평가 결과를 소개한다.

GF($2^m$)상에서 디지트 단위 모듈러 곱셈/제곱을 위한 시스톨릭 구조 (Systolic Architecture for Digit Level Modular Multiplication/Squaring over GF($2^m$))

  • 이진호;김현성
    • 정보보호학회논문지
    • /
    • 제18권1호
    • /
    • pp.41-47
    • /
    • 2008
  • 본 논문에서는 유한 필드 GF($2^m$)상에서 모듈러 곱셈과 제곱을 동시에 수행하는 새로운 디지트 단위 LSB-우선 시스톨릭 구조를 제안한다. 디지트의 크기를 L이라고 할 경우, $L{\times}L$ 크기의 디지트 구조로 유도하기 위하여 기존의 곱셈과 제곱을 동시에 수행하는 알고리즘을 사용하고, 그 알고리즘에서 유도된 구조의 각 셀을 분리하고 인덱스 변환시킨 후 병합하는 방법을 사용한다. 본 논문에서 제안된 구조는 암호 프로세서를 위한 기본 구조로 이용될 수 있고, 단순성, 규칙성, 병렬성으로 인해 VLSI 구현에 적합하다.

FPGA를 사용한 radix-2 16 points FFT 알고리즘 가속기 구현 (Radix-2 16 Points FFT Algorithm Accelerator Implementation Using FPGA)

  • 이규섭;조성민;서승현
    • 정보보호학회논문지
    • /
    • 제34권1호
    • /
    • pp.11-19
    • /
    • 2024
  • 최근 신호처리, 암호학 등 다양한 분야에서 FFT(Fast Fourier Transform)의 활용이 증가함에 따라 최적화 연구의 중요성이 대두되고 있다. 본 논문에서는 FPGA(Field Programmable Gate Array) 하드웨어를 사용하여 radix-2 16 points FFT 알고리즘을 기존 연구들보다 빠르고 효율적으로 처리하는 가속기 구현 연구에 대해 기술한다. FPGA가 갖는 병렬처리 및 파이프라이닝 등의 하드웨어 이점을 활용하여 PL(Programmable Logic) 파트에서 Verilog 언어를 통해 FFT Logic을 설계 및 구현한다. 이후 PL 파트에서의 처리 시간 비교를 위해 PS(Processing System) 파트에서 Zynq 프로세서만을 사용하여 구현 후, 연산 시간을 비교한다. 또한 관련 연구와의 비교를 통해 본 구현 방법의 연산 시간 및 리소스 사용의 효율성을 보인다.

Efficient Kernel Integrity Monitor Design for Commodity Mobile Application Processors

  • Heo, Ingoo;Jang, Daehee;Moon, Hyungon;Cho, Hansu;Lee, Seungwook;Kang, Brent Byunghoon;Paek, Yunheung
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제15권1호
    • /
    • pp.48-59
    • /
    • 2015
  • In recent years, there are increasing threats of rootkits that undermine the integrity of a system by manipulating OS kernel. To cope with the rootkits, in Vigilare, the snoop-based monitoring which snoops the memory traffics of the host system was proposed. Although the previous work shows its detection capability and negligible performance loss, the problem is that the proposed design is not acceptable in recent commodity mobile application processors (APs) which have become de facto the standard computing platforms of smart devices. To mend this problem and adopt the idea of snoop-based monitoring in commercial products, in this paper, we propose a snoop-based monitor design called S-Mon, which is designed for the AP platforms. In designing S-Mon, we especially consider two design constraints in the APs which were not addressed in Vigilare; the unified memory model and the crossbar switch interconnect. Taking into account those, we derive a more realistic architecture for the snoop-based monitoring and a new hardware module, called the region controller, is also proposed. In our experiments on a simulation framework modeling a productionquality device, it is shown that our S-Mon can detect the rootkit attacks while the runtime overhead is also negligible.

암호화 강도 향상을 위한 새로운 교차구조기반의 DB-DES 알고리즘 (A New Crossing Structure Based DB-DES Algorithm for Enhancing Encryption Security)

  • 이준용;김대영
    • 한국컴퓨터정보학회논문지
    • /
    • 제12권2호
    • /
    • pp.63-70
    • /
    • 2007
  • DES는 64비트의 평문을 64비트의 암호문으로 암호화하는 블록 사이퍼 암호 시스템으로 1976년 표준으로 채택되어 20년 동안 전세계적으로 널리 쓰여왔다. 그러나 하드웨어와 암호 해독 기술의 발달로 인해 취약점이 드러난 DEB는 더 이상 안전하지 않기 때문에 암호화 강도를 높인 새로운 암호 시스템이 요구되었다. 이에 따라 여러 가지 방법이 제안되었으며, 그 중에서 NG-DES[1]에서는 키 길이의 확장과 비선형 f함수를 사용하여 기존 DES보다 암호화 강도를 높일 수 있었다. NG-DES는 기존의 DES를 64비트에서 128비트로 확장하면서 각 라운드에 사용되는 Fiestel 구조 또한 확장하였는데. 이 구조는 각 평문 비트 변화가 전체 암호문 비트에 영향을 미치지 못하는 단점을 가지고 있다. 본 논문에서는 NG-DES에서 제안된 확장 Fiestel 구조에서 라운드 간의 입출력 연결을 효과적으로 교차시킴으로써 혼돈과 확산을 증가시켜 암호화 강도를 높인 암호 시스템을 제안한다.

  • PDF

N-스크린을 위한 인증 및 보안 위협 해결 시스템 (A System of Authentication and Security threat solution for N-screen services)

  • 황득영;문정경;김진묵
    • 디지털융복합연구
    • /
    • 제11권11호
    • /
    • pp.775-781
    • /
    • 2013
  • N-스크린은 단일 컨텐츠를 다중 디바이스에서 시간 공간의 제약 없이 제공 받을 수 있는 서비스이다. 네트워크가 달라지거나 디바이스가 달라질 경우 혹은 플랫폼이 달라지는 경우에도 적합한 인증을 거쳐 디바이스에 맞는 영상을 끊김 없이 보낸다. 이에 따라 발생하는 보안 위협 요소로는 사용자 인증에 대한 문제가 발생한다. 이에 본 논문에서는 N-스크린의 특성상 발생하는 다중 디바이스에서 사용 가능한 인증 시스템을 제안하고자 한다. 기존의 인증기법 중 가볍고 처리 절차가 간단한 인증기법인 준동형 암호 알고리즘을 사용하여 사용자 인증을 간소화하였고, DATA의 무결성을 보장하고자 하였다. 또한 다중 디바이스를 사용하는 N-스크린 서비스의 특성상 장비 변경에 따른 추가 인증을 간편하게 처리하고자 하였다. 제안한 인증 프로토콜에 대한 효율성과 안전성에 대한 검토 결과, 암호 알고리즘을 처리하는데 작은 저장 용량과 낮은 프로세서에도 동작하기 쉽기 때문에 다중 디바이스를 사용하는 데 안전하고 적합하였다.

수처리 계측제어설비 노드들 간의 무선 안전 전송을 위한 MS-WP 암호 프로세서에 관한 연구 (A Study on the MS-WP Cryptographic Processor for Wireless Security Transmission Network among Nodes of Water-Processing Measurement-Control-Equipment)

  • 이선근;유철;박종덕
    • 한국전자통신학회논문지
    • /
    • 제6권3호
    • /
    • pp.381-387
    • /
    • 2011
  • 광범위한 지역의 센서들로부터 데이터를 획득, 제어, 감시 등을 수행하는 계측제어기는 중앙 제어실과 유기적 관계를 유지한다. 그러므로 계측제어기는 유선망보다 무선망이 효율적이다. 그러나 무선망을 이용하게 되면 외부로부터 안전성에 커다란 문제가 발생된다. 그러므로 본 논문은 계측제어기의 네트워크 효율성을 증대시키기 위하여 계측제어 무선망에 적합한 MS-WP 암호시스템을 제안하였다. 제안된 MS-WP 암호시스템을 칩 레벨로 구현하여 모의실험을 수행한 결과, AES 알고리즘에 비하여 130% 처리율 증가 및 시스템 효율이 2배 증가됨을 확인하였다. 제안된 MS-WP 암호시스템은 보안성을 증대시키며 저전력화가 가능하고 처리속도가 빨라 계측제어기에 적합할 것이라 사료된다.

멀티코어 환경에서 효율적인 엔트로피 원의 설계 기법 (An Approach to Constructing an Efficient Entropy Source on Multicore Processor)

  • 김성겸;이승준;강형철;홍득조;성재철;홍석희
    • 정보보호학회논문지
    • /
    • 제28권1호
    • /
    • pp.61-71
    • /
    • 2018
  • 다양한 장비의 인터넷 연결을 지향하고 있는 사물인터넷시대에서 암호기술의 사용을 위해 암호학적으로 안전한 난수생성은 중요 요구사항이다. 특히, 생성된 난수의 안전성과 연관된 엔트로피 원은 예측하기 어려운 잡음원을 위해 부가적인 하드웨어 로직을 사용하기도 한다. 비록 성능 측면에서 좋은 결과를 나타낼 수 있으나, 부가적인 리소스의 사용에 기인한 추가적인 전력 소비 및 면적문제 때문에 기존 자원을 최대한 활용하는 엔트로피 수집방법이 요구된다. 본 논문에서 제시하는 엔트로피 원은 멀티쓰레드 프로그램을 지원하는 환경에서 부가적인 장치 없이 공통적으로 사용 가능하므로 암호기술 구현에 있어 경량화의 어려움을 완화시킬 수 있다. 또한, 제안하는 엔트로피 원이 NIST SP 800-90B에서 제시한 난수발생기를 위한 엔트로피 입력원 테스트에서 높은 보안강도를 갖는 것으로 평가 되었다.

홀로그램 용 증강현실 객체의 네트워크 랜더링을 위한 보안 기법 설계 (Design of Security Method for Network Rendering of Augmented Reality Object)

  • 김석수;김동현
    • 융합정보논문지
    • /
    • 제9권1호
    • /
    • pp.92-98
    • /
    • 2019
  • 홀로그램 디스플레이 기술의 발전으로 인하여 증강현실에 대한 실감형 콘텐츠를 제공하기 위한 다양한 연구들이 진행되고 있다. 홀로그램용 HMD의 경우 소형의 프로세서에서 증강현실의 객체를 랜더링하여 제공하여야 하기 때문에 저용량의 콘텐츠를 사용해야하는 문제점이 있어 이를 해결하고자 네트워크를 통해 콘텐츠의 리소스를 제공하여 랜더링하는 기술이 필요하다. 기존의 증강현실 시스템의 경우 내부 저장 공간에서 리소스를 불러와 랜더링하기 때문에 콘텐츠 변조의 문제점이 없으나 네트워크를 통해 리소스를 제공할 경우 콘텐츠의 변조, 악의적인 코드 삽입 등 보안의 문제점을 고려해야 한다. 따라서 본 논문에서는 홀로그램 HMD 디바이스에서 증강현실 콘텐츠를 제공함에 있어 보안 기법을 적용한 네트워크 랜더링 기법을 제안한다.