• 한국정보과학회논문지:시스템및이론
• /
• 제36권2호
• /
• pp.73-86
• /
• 2009

본 연구에서는 삽입되는 정보에 의한 이미지의 왜곡을 최소화하는 이미지 인증을 위한 정보은닉 기법을 제안한다. 제안 방법은 해밍 코드를 이용한 메시지 삽입 방법을 이용하여 적은 화소의 왜곡만으로 많은 양의 인증 정보의 삽입이 가능하다. 또한 정보 삽입으로 인한 이미지 영역의 훼손을 줄이기 위해 Yang 등이 제안한 변조 가능 기준(flippablity criteria)에 의해 선택된 변조 가능 화소(flippable pixel) 만을 정보 삽입에 사용한다. 마지막으로, 인증 정보가 각 변조 가능 화소에 삽입되는 순서를 은폐함으로써, 적법한 검증자가 아닐 경우, 이미지로부터 인증 정보를 추출해 내기 어렵게 한다. 제안 방법의 우수성을 보이기 위해, 기존 연구들과 반전되는 화소의 수, 오합율에 대하여 비교 분석을 수행하며 그 결과로써 제안 방법이 적은 양의 화소값의 변화만으로 매우 낮은 오탐율을 보장함을 보인다. 이에 부가하여, 다양한 이진 이미지에 대해 제안 방법과 Yang 등의 방법을 적용하여 정보를 삽입하는 실험을 수행한다. 실험 결과에 대한 이미지 영역 분석을 통해 제안 방법이 이전의 방법보다 적은 왜곡을 갖게 됨을 보이고, 최근에 제안된 이진 이미지 정보 은닉 방법에 대한 공격에도 이전의 방법들보다 좀 더 안정성이 있음을 보인다.

• 한국전자거래학회지
• /
• 제16권4호
• /
• pp.1-16
• /
• 2011

전자서명법에 근간을 두고 있는 공인인증서는 경제활동 인구의 95%이상이 사용함에 따라 일상생활과 밀접한 관계가 되었고 최근 보안강도 256bit 수준의 암호체계 고도화로 인해 안전성과 신뢰성에 큰 향상이 기대된다. 공개키 기반구조(PKI)를 바탕으로 하는 공인인증서는 보안성에서 큰 문제가 없는 것으로 알려져 왔지만 공인인증서 유출 시 비밀번호 검출 공격에 대한 위협이 존재한다. 기존 연구에서 이러한 취약점을 보완하기 위하여 비밀번호 대체수단 제공, 공인인증서 저장 매체 확대, 복수 인증방식 등과 같은 다양한 해결방안을 제시하였다. 이러한 방법은 공인인증서의 사용에 대한 보완적 기능을 수행하지만, 비밀번호의 안정성을 보장해주지는 못하는 한계점을 가진다. 따라서 본 연구에서는 비밀번호의 안전성을 높이기 위한 방법으로 비밀번호의 보안강도를 증가시키는 방안을 제시한다. 이에 따라 공인인증서의 관리 보안성과 사용 편리성의 향상이 가능하다. 이 연구는 공인인증서의 보안성 향상과 활용에 관한 기술 개발 및 향후 연구에 활용될 수 있다.

• 정보보호학회논문지
• /
• 제13권1호
• /
• pp.11-18
• /
• 2003

인터넷이 무선 구간으로 확대됨에 따라 보안측면에서도 효율적이고 안전한 새로운 보안 프로토콜이 필요하게 되었다. 본 논문에서는 이러한 요구를 해결하기 위해 통신량이 적을 뿐만 아니라 신뢰 기관이 비밀키를 보유함으로 인해서 발생하는 문제점을 해결할 수 있는 새로운 프로토콜을 제안하고자 한다. 이 프로토콜은 비대화형 불확정 전송 프로토콜로서 기존의 안전도가 검증된 EIGamal 공개키 알고리즘을 기반으로 하였다. 제안된 프로토콜은 불확정 전송 프로토콜이므로 서버와 클라이언트간의 통신량을 줄일 수 있고, 챌린지 선택 비트(challenge selection bit)를 사용하여 클라이언트가 서버에 인증되는 확률을 줄임으로서 프로토콜의 효율성을 높였다. 또한 이중지수승(double exponentitation)을 사용함으로써 메시지를 복호화 할 경우 기존의 이산대수나 소인수문제보다 어렵게 되므로 프로토콜의 안정성을 높일 수 있다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제4권6호
• /
• pp.1327-1342
• /
• 2010

With the wide deployment of biometric authentication systems, several issues pertaining security and privacy of the biometric template have gained great attention from the research community. To resolve these issues, a number of biometric template protection methods have been proposed. However, the design of a template protection method to satisfy four criteria, namely diversity, revocability and non-invertibility is still a challenging task, especially performance degradation when template protection method is employed. In this paper, we propose a novel method to generate a revocable minutiae-based fingerprint template. The proposed method consists of feature extraction from fingerprint minutiae pairs, quantization, histogram binning, binarization and eventually binary bit-string generation. The contributions of our method are two fold: alignment-free and good performance. Various experiments on FVC2004 DB1 demonstrated the effectiveness of the proposed methods.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 1994년도 종합학술발표회논문집
• /
• pp.91-98
• /
• 1994

기존의 인증과정에서 이용되는 토큰으로는 자기카드가 많이 쓰이고 있으나 앞으로는 스마트카드가 이를 대체할 전망이다. 그러나 우리나라의 실정은 차세대카드로 불리는 스마트카드의 활용이 극히 부진한 실정이다. 스마트카드는 초기의 단순 메모리형 카드에서 점차 복잡한 형태의 카드로 발전하고 있으며 DES나 RSA 암호계를 내장하였을 뿐만 아니라 근래에는 현대 암호학의 고속계산 모듈을 담고 있는 카드까지 등장하고 있다. DRS를 이용한 인증은 빠른 속도와 구현의 용이성으로 인한 장점이 있는 반면, 카드 인증에 필요한 키를 단말기가 모두 관리해야 하는 문제가 있었다. 본 논문에서는 DE5 내장형 스마트카드에 ID 개념을 적용하여 키관리가 필요없는 사용자 인증 및 카드와 단말기간의 양방향 인증을 구현하였다. 사용된 스마트카드는 8-bit CPU를 내장하고 2kbytes의 EEPROM을 이용하며 프로그램의 다운로드수행은 고려하지 않았다.

• International journal of advanced smart convergence
• /
• 제13권2호
• /
• pp.35-43
• /
• 2024

In this paper, we propose two 127-bit LFSR (Linear Feedback Shift Register)-based OTP (One-Time Password) generators. One is a 9-digit decimal OTP generator with thirty taps, while the other is a 12-digit OTP generator with forty taps. The 9-digit OTP generator includes only the positions of Fibonacci numbers to enhance randomness, whereas the 12-digit OTP generator includes the positions of prime numbers and odd numbers. Both proposed OTP generators are implemented on an Arduino module, and randomness evaluations indicate that the generators perform well across six criteria and are straightforward to implement with Arduino.

• 디지털융복합연구
• /
• 제11권12호
• /
• pp.393-399
• /
• 2013

최근 클라우드 환경에서 처리되고 있는 데이터의 양과 종류가 다양해지면서 서로 다른 네트워크 환경에 존재하는 이기종 장치에 저장된 빅 데이터에 손쉽게 접근하기 위한 방법이 요구되고 있다. 이 절에서는 클라우드 환경에서 빅 데이터를 사용하는 사용자의 프라이버시와 데이터를 보호하기 위해 사용자와 서버간 공유된 키를 부분키로 할당하여 빅 데이터와 용자의 속성정보를 연계하여 사용자가 다른 네트워크 환경에서 빅 데이터에 접근하는 것을 원활하게 하기 위한 보안 관리 기법을 제안한다. 제안 기법은 사용자가 생성한 임의의 비트 신호가 제3자에게 도청되거나 변조되더라도 높은 안전성을 가지며, 충분한 임의의 비트를 전달하여 사용자 보안 인식 정보를 공유하는데 사용한다. 또한, 보안 인식 정보를 생성하는 비트 수열이 제3자에게 불필요하게 노출되지 않도록 해쉬 체인한 값을 전달함으로써 사용자의 익명성을 보장받도록 하고 있다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제6권2호
• /
• pp.133-139
• /
• 2017

Vehicles have increasingly evolved and become intelligent with convergence of information and communications technologies (ICT). Vehicle communications (VC) has become one of the major necessities for intelligent vehicles. However, VC suffers from serious security problems that hinder its commercialization. Hence, the IEEE 1609 Wireless Access Vehicular Environment (WAVE) protocol defines a security service for VC. This service includes Advanced Encryption Standard-Counter with CBC-MAC (AES-CCM) for data encryption in VC. A high-speed AES-CCM crypto module is necessary, because VC requires a fast communication rate between vehicles. In this study, we propose and implement an efficient AES-CCM hardware architecture for high-speed VC. First, we propose a 32-bit substitution table (S_Box) to reduce the AES module latency. Second, we employ key box register files to save key expansion results. Third, we save the input and processed data to internal register files for secure encryption and to secure data from external attacks. Finally, we design a parallel architecture for both cipher block chaining message authentication code (CBC-MAC) and the counter module in AES-CCM to improve performance. For implementation of the field programmable gate array (FPGA) hardware, we use a Xilinx Virtex-5 FPGA chip. The entire operation of the AES-CCM module is validated by timing simulations in Xilinx ISE at a speed of 166.2 MHz.

• 한국전자거래학회지
• /
• 제5권1호
• /
• pp.55-73
• /
• 2000

Recently; EC(Electronic Commerce) is increasing with high speed based on the expansion of Internet. EC which is done on the cyber space through Internet has strong point like independence from time and space. On the contrary, it also has weak point like security problem because anybody can access easily to the system due to open network attribute of Internet. Therefore, we need the solutions that protect the security problem for safe and useful EC activity. One of these solutions is the implementation of strong cipher algorithm. NC(Nonpolynomial Complete) cipher algorithm proposed in this paper is good for the security and it overcome the limit of current 64bits cipher algorithm using 128bits key length for input, output and encryption key, Moreover, it is designed for the increase of calculation complexity and probability calculation by adapting more complex design for subkey generation regarded as one of important element effected to encryption. The result of simulation by the comparison with other cipher algorithm for capacity evaluation of proposed NC cipher algorithm is that the speed of encryption and decryption is 7.63 Mbps per block and the speed of subkey generation is 2,42 μ sec per block. So, prosed NC cipher algorithm is regarded as proper level for encryption. Furthermore, speed of subkey generation shows that NC cipher algorithm has the probability used to MAC(Message Authentication Code) and block implementation of Hash function.

• 정보보호학회논문지
• /
• 제26권1호
• /
• pp.31-39
• /
• 2016

해시함수는 인증, 서명, 데이터 무결성 등을 수행하기 위해 반드시 필요한 암호학적 프리미티브이다. 2005년 중국의 Wang교수에 의해 MD5와 SHA-1과 같은 구조에 대해 충돌쌍 공격이 제기됨으로써 NIST는 SHA-3 프로젝트를 진행하여 Keccak을 새로운 표준 해시함수로 선정하였다. 또한 국내의 경우 국가보안기술연구소에서는 높은 안전성과 효율성을 제공하는 해시함수 LSH를 개발했다. LSH는 초기화, 압축, 완료함수로 이루어지며 함수 내에서 mod $2^W$상에서의 덧셈, 비트단위 순환, 워드 단위 순환 및 xor연산을 수행한다. 이러한 연산은 동시에 독립적으로 수행될 수 있으며 병렬화가 가능하다. 본 논문에서는 LSH를 분석하여 구조적인 측면에서 속도를 개선할 수 있는 방법을 제안하고 SIMD의 SSE와 AVX를 활용하여 LSH 함수를 병렬 구현한다.