• 제목/요약/키워드: Scheduler

검색결과 595건 처리시간 0.034초

NAND 플래시 파일시스템의 I/O 스케줄러 성능분석 (A Performance Analysis of I/O Scheduler for NAND Flash File System)

  • 이영석;이창희;정경호;김용환;안광선
    • 한국산업정보학회논문지
    • /
    • 제18권2호
    • /
    • pp.27-34
    • /
    • 2013
  • 대용량의 NAND 플래시 메모리가 출시됨으로써, 다양한 용도로 사용이 가능해 졌다. 특히 모바일기기의 멀티미디어 기능 확장으로 인해 대용량 NAND 플래시 메모리의 수요가 증가하고 있다. YAFFS2, NILFS2, JFFS2 파일시스템은 NAND 플래시 메모리 전용 파일시스템이다. 본 논문에서는 각 3개의 파일시스템에 4개의 I/O scheduler : CFQ(Complete Fair Queuing) I/O scheduler, NOOP(No Operation) I/O scheduler, Anticipatory I/O scheduler, Deadline I/O scheduler에 대한 순차적인 읽기, 쓰기 성능을 분석하였다. JFFS2 파일시스템 상에서의 Anticipatory I/O scheduler가 다른 I/O scheduler보다 쓰기 8%, 읽기 1.5% 이상 시간이 단축되었다. YAFFS2 파일시스템상에서는 4개의 I/O scheduler 시간이 일정하다. NILFS2 파일시스템에서는 Deadline I/O scheduler가 다른 I/O scheduler보다 쓰기 2%, NOOP I/O scheduler가 읽기 6%정도 시간이 단축 된다.

Two-Level Multi-Scan Scheduler Using Resource Partition Strategy by Loose Processor-Affinity

  • Sohn, Jong-Moon;Kim, Gil-Yong
    • Journal of Electrical Engineering and information Science
    • /
    • 제2권3호
    • /
    • pp.105-112
    • /
    • 1997
  • The performance of a shared memory multiprocessor system is very sensitive to process scheduling. w can enhance the performance of a whole system as well as of an individual process by taking the multiprocessor characteristics into account in the design of the process scheduler. In this paper, we proposed a general purpose scheduler for a shared memory multiprocessor, called the Two-Level Multi-Scan (TLMS) process scheduler, that considers the processor affinity loosely and decreases the interference among multiple processors greatly. The TLMS scheduler is composed of a local scheduler at each processor and a semi-global scheduler that balances the load among processors. In particular, the semi-global scheduler tries to minimize priority inversion, which is an important factor of the system performance. The TLMS scheduler also tries to reduce the number of resources to be shared and improves the processor utilization. to meet these requirements, th semi-global scheduler interacts with the operation of the local scheduler when a need arises, thus the name is loose processor-affinity. We also show that the proposed scheduling technique can be extended for other types of resources making it a general purpose resource management queue.

  • PDF

IBM p690 시스템에서 LoadLeveler를 사용한 Gang Scheduling과 Backfilling Scheduler 성능 분석 (An Performance Analysis for Gang Scheduling, and Backfilling Scheduler with LoadLeveler at the IBM p690)

  • 우준;김중권;이상산
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2002년도 추계학술발표논문집 (상)
    • /
    • pp.229-232
    • /
    • 2002
  • 분간 병렬 시스템에서 사용되는 배치 작업 스케줄링 기법으로 잘 알리진 것은 Gang Scheduling과 Backfilling Scheduler가 있다. 특히 IBM SP 시스템에서 주로 사용되는 작업 스케줄러인 LoadLeveler 최신 버전에서는 이전 버전에서도 지원하였던 Backfilling Scheduler 뿐만 아니라 Gang Scheduling 기법을 새롭게 지원하게 되었다. 이에 따라 KISTI 슈퍼컴퓨팅센터에서는 슈퍼컴퓨터 3호기로 신규 도입된 IBM p690 시스템에서 LoadLeveler의 Gang Scheduling 혹은 Backfilling Scheduler 중의 한 가지 기법을 선택하여 서비스 레벨 클래스를 구현하고자 하였다. 이러한 노력의 일환으로 두 가지 스케줄링 기법을 테스트 및 분석하였다. 이에 따르면 Gang Scheduler가 개념상 여러 가지 장점을 가지므로 Backfilling Scheduler에 비하여 서비스 레벨 클래스 구성에는 용이하지만, 불완전한 구현 및 특히 CPU Utilization이 저하되는 심각한 문제점을 가지고 있었다. 따라서 Backfilling Scheduler를 통한 제한적인 서비스 레벨 클래스를 구성하기로 결론지었다.

  • PDF

실시간 통신에서 가변 지연을 만족하기 위한 Multiple Rotating Priority Queue Scheduler (Multiple Rotating Priority Queue Scheduler to Meet Variable Delay Requriment in Real-Time Communication)

  • 허권;김명준
    • 한국정보처리학회논문지
    • /
    • 제7권8호
    • /
    • pp.2543-2554
    • /
    • 2000
  • 실시간 스케줄러는 대역폭, 필요 버퍼량 등과 같은 네트워크 자원을 효율적으로 이용하면서 한정된 통신 지연(bounded delay)을 제공해야 한다. 이러한 제한 조건을 만족시키기 위해서 많은 스케줄링 방법론이 제시되었다. 그중 EDF 스케줄링 방법론이 최적의 성능을 갖는 것으로 알려져 있다. 그러나 EDF 스케줄링 방법론은 “sort”나“search”와 같은 연산 작업을 수행함으로서, 과다한 오버헤드를 발생시킨다. Rotating Priority Queues(PRQ) 스케줄러는 EDF 연산 작업 없이 EDF 스케줄러에 근접한 성능을 갖는 스케줄러이다. 그러나 RPQ 스케줄러는 과다한 버퍼량을 필요로 한다. 본 논문에서는 이러한 문제점을 해결하기 위해서 Multiple Rotating Priority Queues(MRPQ) 스케줄러를 제시한다. MRPQ 스케줄러는 “block queue”라는 새로운 개념을 이용하여 회전 우선 순위 queue를 다중 계층으로 구성한다. 이렇게 구성된 MRPQ 스케줄러 RQP스케줄러에서 필요한 버퍼량의 반 정도의 버퍼량만을 사용하여, RPQ 스케줄러와 동일한 동작을 수행한다. 또한 MRPQ 스케줄러는 RPQ 스케줄러와 동일한 최대 지연시간을 제공한다.

  • PDF

A Self-Supervised Detector Scheduler for Efficient Tracking-by-Detection Mechanism

  • Park, Dae-Hyeon;Lee, Seong-Ho;Bae, Seung-Hwan
    • 한국컴퓨터정보학회논문지
    • /
    • 제27권10호
    • /
    • pp.19-28
    • /
    • 2022
  • 본 논문에서는 실시간 고성능 다중 객체 추적을 수행하기 위해 최적의 TBD (Tracking-by-detection) 메커니즘을 결정할 수 있는 Detector Scheduler를 제안한다. Detector Scheduler는 서로 다른 프레임 간의 특징량 차이를 측정하는 것으로 검출기 실행 여부를 결정하여 전체 추적 속도를 향상한다. 하지만, Detector Scheduler의 학습에 필요한 GT (Ground Truth) 생성이 어렵기 때문에 Detector Scheduler를 추적 결과만을 통해 학습 가능한 자가 학습 방법을 제안한다. 제안된 자가 학습 방법은 프레임 간의 객체 카디널리티와 객체 외형 특징량의 비유사도가 커질 때 검출기를 실행할 수 있도록 의사 레이블을 생성하고 제안된 손실함수를 통해 Detector Scheduler를 학습한다.

Flow Aggregation of Rate Controlled Round-Robin Scheduler

  • Kim, Ki-Cheon
    • ETRI Journal
    • /
    • 제26권4호
    • /
    • pp.351-359
    • /
    • 2004
  • Flow aggregation is a scalable method to provide quality of service (QoS) guarantees to a large number of flows economically. A round-robin scheduler is an efficient scheduling algorithm. We investigate flow aggregation using a round-robin scheduler and propose the use of periodic timer interrupts for rate control of the round-robin scheduler. The proposed flow aggregator is a single-stage scheduler compared to Cobb's two-stage flow aggregator consisting of an aggregator and non-aggregating scheduler. It is possible to implement flow aggregation in the existing routers with only a software upgrade. We also present a simulation study showing the delay behaviors of the proposed algorithm.

  • PDF

ETS: Efficient Task Scheduler for Per-Core DVFS Enabled Multicore Processors

  • Hong, Jeongkyu
    • Journal of information and communication convergence engineering
    • /
    • 제18권4호
    • /
    • pp.222-229
    • /
    • 2020
  • Recent multi-core processors for smart devices use per-core dynamic voltage and frequency scaling (DVFS) that enables independent voltage and frequency control of cores. However, because the conventional task scheduler was originally designed for per-core DVFS disabled processors, it cannot effectively utilize the per-core DVFS and simply allocates tasks evenly across all cores to core utilization with the same CPU frequency. Hence, we propose a novel task scheduler to effectively utilize percore DVFS, which enables each core to have the appropriate frequency, thereby improving performance and decreasing energy consumption. The proposed scheduler classifies applications into two types, based on performance-sensitivity and allows a performance-sensitive application to have a dedicated core, which maximizes core utilization. The experimental evaluations with a real off-the-shelf smart device showed that the proposed task scheduler reduced 13.6% of CPU energy (up to 28.3%) and 3.4% of execution time (up to 24.5%) on average, as compared to the conventional task scheduler.

시간 사양 페트리 네트를 이용한 공장자동화 시스템의 스케쥴링 (Scheduling of Factory Automation Systems Using Timed Petri Nets)

  • 전명근
    • 대한전기학회논문지
    • /
    • 제39권9호
    • /
    • pp.1006-1016
    • /
    • 1990
  • A scheduler for a class of Factory Automation (FA) systems is suggested. The technique of Timed Petri Nets is used to model FA systems and, a new concept called Unit Timed Petri Nets is proposed to schedule the system. The scheduler consists of two parts, scheduling rules and input jobs. Since flexibility should be an indispensable ingredient of the scheduler for FA systems, the method using Timed Petri Nets is adopted to represent scheduling rules in a simple and systematic manner and the scheduler is implemented with the PROLOG language. The proposed scheduler is applied to the realistic problem of flow shop.

셀 스케줄러의 설계에 관한 연구 (A Study on Design of Cell Scheduler)

  • 손승일;박노식
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2003년도 춘계종합학술대회
    • /
    • pp.390-393
    • /
    • 2003
  • 본 논문에서는 ATM 교환기의 스위치 패브릭을 효과적이고, 빠르게 중재할 수 있는 Cell 스케줄링 알고리즘의 구현에 대해 연구한다. 본 논문에서 설계하는 ATM 셀 스케줄러는 iSLIP 알고리즘을 기본으로 하고 있으며, 이의 고속 구현에 대해 연구한다. 구현되는 셀 스케줄러는 random uniform 트래픽에 대해 100%에 수렴하는 스케줄링 성능을 제공하고 있다. 따라서 본 연구에서는 기본적인 스케줄러의 구조를 제안하고, 이를 HDL로 모델하여 동작 수준 및 타이밍 시뮬레이션을 완료하였다. 그리고 본 논문에서 설계된 셀 스케줄러는 8 포트를 지원하도록 설계하였으며, 이를 기반으로 하여 32 포트로 확장할 수 있다. 8 포트를 지원하는 스케줄러는 grant 및 accept 스테이지를 각각 2단 파이프라인 방식으로 설계하였다.

  • PDF

OFDMA/TDMA 시스템에서 PF 스케줄러의 구현 (Implementation of proportional fair scheduler in OFDMA/TDMA wireless access networks)

  • 최진구;최진희
    • 정보통신설비학회논문지
    • /
    • 제4권2호
    • /
    • pp.37-43
    • /
    • 2005
  • A simple scheduler satisfying the proportional fairness (PF) was introduced in wireless access networks and revealed that it can achieve a good compromise between total throughput and user fairness. Though it has received much attention for some time, its application was mainly restricted to the single channel systems. In this paper, we study how to implement the PF scheduler in the multi-channel environments such as OFDMA/TDMA. Besides the traditional PF-SC scheme, we propose a new PF-OPT scheme that is the genuine PF scheduler in a sense of maximizing the total log-utility of users. The simulation results show that PF-OPT gives large throughput under the heterogeneous subchannel statistics.

  • PDF