• Title/Summary/Keyword: SOI CMOS

Search Result 54, Processing Time 0.03 seconds

A Fully-Integrated Penta-Band Tx Reconfigurable Power Amplifier with SOI CMOS Switches for Mobile Handset Applications

  • Kim, Unha;Kang, Sungyoon;Kim, Junghyun;Kwon, Youngwoo
    • ETRI Journal
    • /
    • v.36 no.2
    • /
    • pp.214-223
    • /
    • 2014
  • A fully-integrated penta-band reconfigurable power amplifier (PA) is developed for handset Tx applications. The output structure of the proposed PA is composed of the fixed output matching network, power and frequency reconfigurable networks, and post-PA distribution switches. In this work, a new reconfiguration technique is proposed for a specific band requiring power and frequency reconfiguration simultaneously. The design parameters for the proposed reconfiguration are newly derived and applied to the PA. To reduce the module size, the switches of reconfigurable output networks and post-PA switches are integrated into a single IC using a $0.18{\mu}m$ silicon-on-insulator CMOS process, and a compact size of $5mm{\times}5mm$ is thus achieved. The fabricated W-CDMA PA module shows adjacent channel leakage ratios better than -39 dBc up to the rated linear power and power-added efficiencies of higher than around 38% at the maximum linear output power over all the bands. Efficiency degradation is limited to 2.5% to 3% compared to the single-band reference PA.

High-k 물질의 적층을 통한 고신뢰성 EIS pH 센서

  • Jang, Hyeon-Jun;Jeong, Hong-Bae;Lee, Yeong-Hui;Jo, Won-Ju
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2011.08a
    • /
    • pp.284-284
    • /
    • 2011
  • Ion sensitive field effect transistor (ISFET)는 용액 중의 각종 이온 농도를 측정하는 반도체 이온 센서이다. ISFET는 작은 소자 크기, 견고한 구조, 즉각적인 반응속도, 기존의 CMOS공정과 호환이 가능하다는 장점이 있다. ISFET의 기본 구조는 기존의 metal oxide semiconductor field effect transistor (MOSFET)에서 고안되었으며, ISFET는 기존의 MOSFET의 게이트 전극 부분이 기준전극과 전해질로 대체되어진 구조를 가지고 있다. ISFET소자의 pH 감지 메커니즘은 감지막의 표면에서 pH용액의 수소이온이 막의 표면에 속박되어 표면전위의 변화를 유발하는 것에 기인한다. 그 결과, 수소이온의 농도에 따라 ISFET의 문턱전압의 변화를 일으키게 되고 드레인 전류의 양 또한 달라지게 된다. 한편, ISFET의 좋은 pH감지특성과 높은 출력특성을 얻기 위하여 high-k물질들이 감지막으로써 지속적으로 연구되어져 왔다. 그 중 Al2O3와 HfO2는 높은 유전상수와 좋은 pH 감지능력으로 인하여 많은 연구가 이루어져온 물질이다. 하지만 HfO2는 높은 유전상수를 갖음에도 불구하고 화학용액에 대한 non-ideal 효과에 취약하다는 보고가 있다. 반면에 Al2O3의 유전상수는 HfO2보다 작지만 화학용액으로 인한 손상에 대하여 강한 immunity가 있는 재료이다. 본 연구에서는, 이러한 각각의 high-k 물질들의 단점을 보안하기 위하여 SiO2/HfO2/Al2O3(OHA) 적층막을 이용한 ISFET pH 센서를 제작하였으며 SOI 기판에서 구현되었다. SOI기판에서 OHA 적층막을 이용한 ISFET 제작이 이루어짐에 따라서 소자의 signal to noise 비율을 증대 시킬것으로 기대된다. 실제로 SOI-ISFET와 같이 제작된 SOI-MOSFET는 1.8${\times}$1010의 높은 on/off 전류 비율을을 보였으며 65 mV/dec의 subthreshold swing 값을 갖음으로써, 우수한 전기적 특성을 보이는 ISFET가 제작이 되었음을 확인 하였다. OHA 감지 적층막의 각 층은 양호한 계면상태, 높은 출력특성, 화학용액에 대한non-ideal 효과에 강한 immunity을 위하여 적층되었다. 결론적으로 SOI과 OHA 적층감지막을 이용하여 우수한 pH 감지 특성을 보이는 pH 센서가 제작되었다.

  • PDF

SOI 기판을 이용한 back-gated FET 센서의 pH 농도검출에 관한 연구

  • Park, Jin-Gwon;Kim, Min-Su;Jo, Won-Ju
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2010.08a
    • /
    • pp.242-242
    • /
    • 2010
  • SiO2박막을 이온 감지막으로 이용한 pH농도센서를 제작하였다. 현재 많은 연구중인 pH센서, pH-ISFET(pH-Ion Sensitive Field Effect Transistor)는 용액과 기준전극간의 전기화학적 변위차를 이용하여 pH를 센싱한다. pH-ISFET는 기존 CMOS공정을 그대로 이용할 수 있고, 이온감지막의 변화만으로 다양한 센서를 제작할 수 있어 최근 많은 연구가 진행 중이다. 하지만 FET를 제작하기 위한 공정의 복잡성과 용액의 전위를 정해주고 FET에 바이어스를 인가해줄 기준전극이 반드시 필요하다는 제한성이 있다. 따라서 본 연구에서는 SOI 기판을 이용하여 간단한 구조의 pH센서를 제작하였다. 센서는 (100)결정면을 가지는 p-타입 SOI(Silicon On Insulator)기판을 사용하였으며 포토리소그래피 공정을 이용하여 back-gated MOSFET구조로 제작하였다. 이온감지막으로 사용할 SiO2박막은 RF 스퍼터링을 이용하여 $100{\AA}$ 증착하였다. 바이어스는 기존 pH-ISFET와는 다르게 기준전극 대신 기판을 backgate로 사용하여 FET에 바이어스를 인가해 주었다. pH 용액 주입을 위해 PDMS재질의 챔버를 제작하고 실리콘글루를 이용하여 센서에 부착하였다. pH12부터 pH4까지 단계적으로 누적시키며 챔버에 주입하였고, pH에 따른 드레인전류의 변화를 관찰하였다. pH용액을 챔버에 주입시, pH농도에 따라 제작된 센서의 문턱전압이 오른쪽으로 이동하는 결과를 관찰할 수 있었다. 결과적으로, 구조가 간단한 pseudo MOSFET을 이용하여 pH센서의 적용가능성을 확인하였으며 SiO2박막 역시 본 pH센서의 이온감지막의 역할과 센서의 안정성을 향상시킬 수 있다는 점을 확인하였다.

  • PDF

Research on Passive Optical Devices Using Silicon on Insulator (Silicon on Insulator 수동광소자에 관한 연구)

  • 박종대
    • Proceedings of the Optical Society of Korea Conference
    • /
    • 2000.08a
    • /
    • pp.156-157
    • /
    • 2000
  • 낮은 도핑의 silicon은 광통신에서 사용하는 1.3 및 1.55 um의 광파장 영역에서 0.01dB/cm 이하의 낮은 흡수 손실을 가짐으로 인해, core 층으로 silicon을 사용하며 상부 및 하부 cladding 층으로 SiO$_2$와 같은 유전체 박막 구조를 갖는 SOI (Silicon on Insulator)를 사용한 수동광소자에 대한 연구가 1990년대부터 진행되고 있다. 또한 silicon의 특성상 SOI는strain에 의한 영향이 낮고, 광학적 비등방성이 적어서 polymer 및 silica를 이용한 광소자에 비해 편광의존도가 낮은 광소자를 구현할 수 있는 장점이 있다. 현재까지 연구되어온 SOI 수동광소자의 연구결과는 TE/TM 편광차에 따른 채널분리도가 약 0.04nm, 누화특성이 23dB 인 8채널 AWG의 연구결과가 있었으며, 스위칭시간 < 1msec, 소광비 17 dB의 광결합기와 마하젠더가 혼합된 광변조기 및 Bookham사에서 개발한 RX/TX 양방향 송수신 광모듈에 적용된 1.3/l.55 um 파장선택적 분리기, Silicon-CMOS 증폭기와 집적화된 4channel 광다중 수신기등에 대한 연구결과가 있었다. (중략)

  • PDF

Thermo-piezoelectric $Si_3N_4$ cantilever array on n CMOS circuit for probe-based data storage using wafer-level transfer method (웨이퍼 본딩을 이용한 탐침형 정보 저장장치용 열-압전 켄틸레버 어레이)

  • Kim Young-Sik;Nam Hyo-Jin;Lee Caroline Sunyoung;Jin Won-Hyeog;Jang Seong.Soo;Cho Il-Joo;Bu Jong Uk
    • 정보저장시스템학회:학술대회논문집
    • /
    • 2005.10a
    • /
    • pp.22-25
    • /
    • 2005
  • In this research, a wafar-level transfer method of cantilever array on a conventional CMOS circuit has been developed for high density probe-based data storage. The transferred cantilevers were silicon nitride ($Si_3N_4$) cantilevers integrated with poly silicon heaters and piezoelectric sensors, called thermo-piezoelectric $Si_3N_4$ cantilevers. In this process, we did not use a SOI wafer but a conventional p-type wafer for the fabrication of the thermo-piezoelectric $Si_3N_4$ cantilever arrays. Furthermore, we have developed a very simple transfer process, requiring only one step of cantilever transfer process for the integration of the CMOS wafer and cantilevers. Using this process, we have fabricated a single thermo-piezoelectric $Si_3N_4$ cantilever, and recorded 65nm data bits on a PMMA film and confirmed a charge signal at 5nm of cantilever deflection. And we have successfully applied this method to transfer 34 by 34 thermo-piezoelectric $Si_3N_4$ cantilever arrays on a CMOS wafer. We obtained reading signals from one of the cantilevers.

  • PDF

A Highly Efficient Dual-Mode 3G/4G Linear CMOS Stacked-FET Power Amplifier Using Active-Bypass

  • Kim, Unha;Kim, Yong-Gwan;Woo, Jung-Lin;Park, Sunghwan;Kwon, Youngwoo
    • Journal of electromagnetic engineering and science
    • /
    • v.14 no.4
    • /
    • pp.393-398
    • /
    • 2014
  • A highly efficient dual-mode linear CMOS stacked-FET power amplifier (PA) is implemented for 3G UMTS and 4G LTE handset applications. High efficiency is achieved at a backed-off output power ($P_{out}$) below 12 dBm by employing an active-bypass amplifier, which consumes very low quiescent current and has high load-impedance. The output paths between high- and low-power modes of the PA are effectively isolated by using a bypass switch, thus no RF performance degradation occurs at high-power mode operation. The fabricated 900 MHz CMOS PA using a silicon-on-insulator (SOI) CMOS process operates with an idle current of 5.5 mA and shows power-added efficiency (PAE) of 20.5%/43.5% at $P_{out}$ = 12.4 / 28.2 dBm while maintaining an adjacent channel leakage ratio (ACLR) better than -39 dBc, using the 3GPP uplink W-CDMA signal. The PA also exhibits PAE of 35.1% and $ACLR_{E-UTRA}$ of -33 dBc at $P_{out}$ = 26.5 dBm, using the 20 MHz bandwidth 16-QAM LTE signal.

Electrical Characteristics of Si-O Superlattice Diode (Si-O 초격자 다이오드의 전기적 특성)

  • Park, Sung-Woo;Seo, Yong-Jin;Jeong, So-Young;Park, Chang-Jun;Kim, Ki-Wook;Kim, Sang-Yong
    • Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
    • /
    • 2002.11a
    • /
    • pp.175-177
    • /
    • 2002
  • Electrical characteristics of the Si-O superlattice diode as a function of annealing conditions have been studied. The nanocrystalline silicon/adsorbed oxygen superlattice formed by molecular beam epitaxy (MBE) system. Consequently, the experimental results of superlattice diode with multilayer Si-O structure showed the stable and good insulating behavior with high breakdown voltage. This is very useful promise for Si-based optoelectronic and quantum device as well as for the replacement of silicon-on-insulator (SOI) in ultra high speed and lower power CMOS devices in the future, and it can be readily integrated with silicon ULSI processing.

  • PDF

High-k 적층 감지막(OA, OH, OHA)을 이용한 SOI 기판에서의 고성능 Ion-sensitive Field Effect Transistor의 구현

  • Jang, Hyeon-Jun;Jo, Won-Ju
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2012.02a
    • /
    • pp.152-153
    • /
    • 2012
  • Ion sensitive field effect transistor (ISFET)는 전해질 속 각종 이온농도를 측정하는 반도체 이온 센서이다. 이 소자의 기본 구조는 metal oxide semiconductor field effect transistor (MOSFET)에서 고안되었으며 게이트 컨택 부분이 기준전극과 전해질로 대체되어진 구조를 가지고 있다 [1]. ISFET는 기존의 반도체 CMOS 공정과 호환이 가능하고 제작이 용이할 뿐만 아니라, pH용액에 대한 빠른 반응 속도, 비표지 방식의 생체물질 감지능력, 낮은 단가 및 소자의 집적이 용이하다는 장점을 가지고 있다. ISFET pH센서의 감지특성에 결정하는 요소 중 가장 중요한 것은 소자의 감지막이라고 할 수 있다. 감지막은 감지 대상 물질과 물리적으로 직접 접촉되는 부분으로서 일반적으로 기계적/화학적 강도가 우수한 실리콘 산화막(SiO2)이 많이 사용되어져 왔다. 최근에는 기존의 SiO2 보다 성능이 향상된 감지막을 개발하기 위하여 Al2O3, HfO2, ZrO2, 그리고 Ta2O5와 같은 고유전 상수(high-k)를 가지는 물질들을 EIS 센서의 감지막으로 이용하는 연구가 활발하게 진행되고 있다. 하지만 지속적인 high-k 물질들에 대한 연구에도 불구하고 각각의 물질이 갖는 한계점이 드러났다. 본 연구에서는 SOI기판에서 SiO2 /HfO2 (OH), SiO2/Al2O3 (OA) 이단 적층 그리고 SiO2/HfO2/Al2O3 (OHA) 삼단적층 감지막을 갖는 ISFET을 제작하고 각 감지막의 특성을 평가하였다. 평가된 특성의 결과가 아래의 표1에 요약되었다. 그 결과, 각 high-k 물질이 갖는 한계점을 극복하기 위하여 제안된 OHA감지막은 기존에 OH, OA가 갖는 장점을 취하면서 단점을 최소화 시키는 최적화된 감지막의 감지특성을 보였다.

  • PDF