• 시큐리티연구
• /
• 제59호
• /
• pp.37-69
• /
• 2019

자치경찰제는 연구자의 시각과 이해 관계자의 입장에 따라 다양한 의견 제시가 가능하다. 즉, '권한 분산', '정치적 중립성', '재정 문제', '총체적 치안안전 역량'을 비롯한 여러 가지 기준을 어떻게 조화롭게 담아내느냐에 따라 한국적 자치경찰의 성패가 좌우된다. 자치경찰제의 본격적 도입을 앞둔 상황에서, 제주자치경찰의 그간 운영 경과와 평가는 요긴한 학습 자료가 되리라 본다. 특히, 경찰청에서 지난해부터 '제주자치경찰 사무확대'를 추진 중인데, 이것은 향후 자치경찰 도입을 앞둔 각 지방자치단체의 입장에서는 매우 유익한 참고서가 될 것이다. 제주자치경찰에 대한 이제까지의 평가는 다소 비판적 시각이 우세해보인다. 하지만, 대다수 평가가 인력·장비·법령·조직을 비롯한 하드웨어 측면의 접근이 많았던 반면, 조직문화와 운영시스템, 사무절차를 비롯한 소프트웨어 측면의 접근은 부족했던 점이 아쉬움을 남긴다. 본 연구에서는 제주자치경찰 사무확대 1년을 맞아 각종 문헌과 보고서, 통계자료, 언론 보도 등을 토대로 그간의 성과와 정책적 시사점을 살펴보고자 한다. 연구 결과, 향후 자치 경찰제가 연착륙하기 위해서는 먼저, 지방행정과 치안행정의 연계를 강화해야 하고, 둘째, 국가·지방 양 측이 탄탄한 협업 기반을 구축해야 하며, 셋째, 지방자치에 단체자치를 뛰어 넘어 주민 자치적 요소를 보강해야 하고, 넷째, 국가·지방 전반에 걸쳐 상황대응 역량을 고도화하는 한편, 끝으로 자치경찰제 도입의 워킹그룹으로서 '기관 간 실무협의체'를 활성화해야 한다는 시사점을 이끌어 내었다. 자치경찰제 연구는 현재진행형이다. 후속 연구에서는 더욱 풍성한 자료를 토대로 보다 다양화된 접근 방법을 통해 깊이 있는 연구가 있었으면 한다. 특히, 가외성과 형평성을 비롯한 추가 이념에 대한 고찰이 필요하고, 저출산·노령화와 4차 산업혁명, 통일시대를 비롯한 거시적 트렌드 변화에 맞춰 대한민국 자치경찰의 장기 청사진을 제시하는 연구가 뒤따르기를 열망한다.

• 한국농림기상학회지
• /
• 제18권4호
• /
• pp.208-220
• /
• 2016

본 연구는 매년 발생하고 있는 산불, 산사태 등의 산림 재해방지를 위해 호남과 제주의 산악지역을 대상으로 최적의 산악기상관측망 입지를 선정하는 연구를 수행하였다. 먼저 적정위치 선정을 위해 고려해야 하는 항목들을 공간자료화한 후 공간 분석을 통해서 후보지를 선정하고 현장 조사를 통해 정량적 평가를 수행함으로써 최종적인 적정위치를 선정하였다. 공간자료는 과거 10년간의 산불발생 정보와 과거 7년간의 산사태위험등급 정보, 산림청의 국사경계도, 국유지의 임도와 등산로 그리고 기상청의 자동기상관측소(AWS)와 산림청의 산악기상관측소 위치정보, 30m 해상도의 수치표고모델(DEM)을 사용하였다. 공간분석은 산불과 산사태의 1-2등급의 위험지에 대한 추출 및 중첩 분석, 산림청 국유지 내에 100m 버퍼를 준 임도와 등산로의 접근성 분석, 기상관측소의 2.5km 버퍼를 준 중복성 분석, 산악기상관측 입지 환경 조성을 위한 고도 200m 이상의 지형특성 분석을 통해 종합적인 중첩분석을 수행하였다. 공간분석 결과, 총 159개의 중첩 폴리곤이 추출되었고 구글어스 등을 활용하여 능선과 정상부에 총 64개의 적정위치 후보지를 선정하였다. 선정된 후보지는 기상관측환경, 접근성, 통신 및 전력공급 환경, 기상관측소의 중복성에 대한 정량적인 현장 평가를 통해서 총점이 70점 이상인 지점을 '적합'으로 판정하여 고득점 순으로 산악기상관측망의 적정위치 26개소를 선정하였다. 따라서 적정위치 선정 기법에 의해 구축된 산악기상관측망의 기상정보는 향후 산불, 산사태 등과 같은 산림재해위험 예측력의 향상과 산림 복잡 지형에 대한 미기상 연구에 활용이 가능할 것으로 판단된다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1993년도 Fifth International Fuzzy Systems Association World Congress 93
• /
• pp.975-976
• /
• 1993

This talk presents the overview of the author's research and development activities on fuzzy inference hardware. We involved it with two distinct approaches. The first approach is to use application specific integrated circuits (ASIC) technology. The fuzzy inference method is directly implemented in silicon. The second approach, which is in its preliminary stage, is to use more conventional microprocessor architecture. Here, we use a quantitative technique used by designer of reduced instruction set computer (RISC) to modify an architecture of a microprocessor. In the ASIC approach, we implemented the most widely used fuzzy inference mechanism directly on silicon. The mechanism is beaded on a max-min compositional rule of inference, and Mandami's method of fuzzy implication. The two VLSI fuzzy inference chips are designed, fabricated, and fully tested. Both used a full-custom CMOS technology. The second and more claborate chip was designed at the University of North Carolina(U C) in cooperation with MCNC. Both VLSI chips had muliple datapaths for rule digital fuzzy inference chips had multiple datapaths for rule evaluation, and they executed multiple fuzzy if-then rules in parallel. The AT & T chip is the first digital fuzzy inference chip in the world. It ran with a 20 MHz clock cycle and achieved an approximately 80.000 Fuzzy Logical inferences Per Second (FLIPS). It stored and executed 16 fuzzy if-then rules. Since it was designed as a proof of concept prototype chip, it had minimal amount of peripheral logic for system integration. UNC/MCNC chip consists of 688,131 transistors of which 476,160 are used for RAM memory. It ran with a 10 MHz clock cycle. The chip has a 3-staged pipeline and initiates a computation of new inference every 64 cycle. This chip achieved an approximately 160,000 FLIPS. The new architecture have the following important improvements from the AT & T chip: Programmable rule set memory (RAM). On-chip fuzzification operation by a table lookup method. On-chip defuzzification operation by a centroid method. Reconfigurable architecture for processing two rule formats. RAM/datapath redundancy for higher yield It can store and execute 51 if-then rule of the following format: IF A and B and C and D Then Do E, and Then Do F. With this format, the chip takes four inputs and produces two outputs. By software reconfiguration, it can store and execute 102 if-then rules of the following simpler format using the same datapath: IF A and B Then Do E. With this format the chip takes two inputs and produces one outputs. We have built two VME-bus board systems based on this chip for Oak Ridge National Laboratory (ORNL). The board is now installed in a robot at ORNL. Researchers uses this board for experiment in autonomous robot navigation. The Fuzzy Logic system board places the Fuzzy chip into a VMEbus environment. High level C language functions hide the operational details of the board from the applications programme . The programmer treats rule memories and fuzzification function memories as local structures passed as parameters to the C functions. ASIC fuzzy inference hardware is extremely fast, but they are limited in generality. Many aspects of the design are limited or fixed. We have proposed to designing a are limited or fixed. We have proposed to designing a fuzzy information processor as an application specific processor using a quantitative approach. The quantitative approach was developed by RISC designers. In effect, we are interested in evaluating the effectiveness of a specialized RISC processor for fuzzy information processing. As the first step, we measured the possible speed-up of a fuzzy inference program based on if-then rules by an introduction of specialized instructions, i.e., min and max instructions. The minimum and maximum operations are heavily used in fuzzy logic applications as fuzzy intersection and union. We performed measurements using a MIPS R3000 as a base micropro essor. The initial result is encouraging. We can achieve as high as a 2.5 increase in inference speed if the R3000 had min and max instructions. Also, they are useful for speeding up other fuzzy operations such as bounded product and bounded sum. The embedded processor's main task is to control some device or process. It usually runs a single or a embedded processer to create an embedded processor for fuzzy control is very effective. Table I shows the measured speed of the inference by a MIPS R3000 microprocessor, a fictitious MIPS R3000 microprocessor with min and max instructions, and a UNC/MCNC ASIC fuzzy inference chip. The software that used on microprocessors is a simulator of the ASIC chip. The first row is the computation time in seconds of 6000 inferences using 51 rules where each fuzzy set is represented by an array of 64 elements. The second row is the time required to perform a single inference. The last row is the fuzzy logical inferences per second (FLIPS) measured for ach device. There is a large gap in run time between the ASIC and software approaches even if we resort to a specialized fuzzy microprocessor. As for design time and cost, these two approaches represent two extremes. An ASIC approach is extremely expensive. It is, therefore, an important research topic to design a specialized computing architecture for fuzzy applications that falls between these two extremes both in run time and design time/cost. TABLEI INFERENCE TIME BY 51 RULES {{{{Time }}{{MIPS R3000 }}{{ASIC }}{{Regular }}{{With min/mix }}{{6000 inference 1 inference FLIPS }}{{125s 20.8ms 48 }}{{49s 8.2ms 122 }}{{0.0038s 6.4㎲ 156,250 }} }}

• 한국정보과학회논문지:데이타베이스
• /
• 제30권4호
• /
• pp.381-396
• /
• 2003

서브시퀀스 매칭은 주어진 질의 시퀀스와 변화의 추세가 유사한 서브시퀀스들을 시계열 데이타베이스로부터 검색하는 연산이다. 본 논문에서는 서브시퀀스 매칭 처리의 성능 병목을 파악하고, 이를 해결함으로써 전체 서브시퀀스 매칭의 성능을 크게 개선하는 방안에 관하여 논의한다. 먼저, 사전 실험을 통하여 전체 서브시퀀스 매칭의 처리 시간 중 인덱스 검색 단계와 후처리 단계에서 디스크 액세스 시간 및 CPU 처리 시간이 차지하는 비중을 분석한다. 이를 바탕으로 후처리 단계가 서브시퀀스 매칭의 성능 병목이며, 후처리 단계의 최적화가 기존의 서브시퀀스 매칭 기법들이 간과한 매우 중요한 이슈임을 지적한다. 이러한 서브시퀀스 매칭의 성능 병목을 해결하기 위하여 후처리 단계를 최적으로 처리할 수 있는 간단하면서도 매우 효과적인 기법을 제안한다. 제안된 기법은 후처리 단계에서 후보 서브시퀀스들이 질의 시퀀스와 실제로 유사한가를 판단하는 순서를 조정함으로써 기존의 후처리 단계의 처리에서 발생하는 많은 디스크 액세스의 중복과 CPU 처리의 중복을 완전히 제거한 수 있다 제안된 기법이 착오 기각을 발생시키지 않음과 후처리 단계를 처리하기 위한 최적의 기법임을 이론적으로 증명한다. 또한, 실제 데이타와 생성 데이타를 이용한 다양한 실험들을 통하여 제안된 기법의 성능 개선 효과를 정량적으로 검증한다. 실험 결과에 의하면, 제안된 기법은 기존 기법의 후처리 단계 수행 시간을 실제 주식 데이타를 이용한 실험의 경우 ,3.91 배에서 9.42배까지, 대규모의 생성 데이터를 이용한 실험의 경우 4.97 배에서 5.61배까지 개선시키는 것으로 나타났다. 또한, 제안된 기법을 채택함으로써 전체 서브시퀀스 매칭 처리 시간의 90%에 이르던 후처리 단계의 비중을 70%이하로 내릴 수 있었다. 이것은 제안된 기법이 서브시퀀스 매칭의 성능 병목을 성공적으로 해결하였음을 보여주는 것이다. 이 견과, 제안된 기법은 전체 서브시퀀tm 매칭의 성능을 실제 주식 데이타를 사용한 실험의 경우 3.05 배에서 5.60 배까지, 대규모의 생성 데이타를 이용한 실험의 경우 3.68 배에서 4.21 배까지 개선시킬 수 있었다.

• 벤처창업연구
• /
• 제16권4호
• /
• pp.167-178
• /
• 2021

본 연구는 중소기업의 개성공단 및 베트남에 대한 직접투자 결정요인을 분석하고, 향후 북한 비핵화에 따른 남북경협 활성화시 대북투자 경험이 없는 베트남 투자업체 중 대북투자 의향이 있는지, 있다면 그 이유가 무엇인지, 대북투자 경험이 있는 개성공단 입주업체와 비교 분석하여 해외기업의 개성공단 및 북한 경제특구 유치로 U턴시켜 국내 일자리 창출 및 남북경제 활성화에 기여하는데 그 목적이 있다. 분석결과 개성공단 및 베트남 투자기업의 대부분은 값싼 노동력 활용, 저렴한 공장입지, 현지시장 판매·개척, 제3국 우회수출 생산기지 등의 목적으로 진출하는 것으로 나타났다. 이는 해외직접투자이론상 현지시장 판매 및 확대를 위한 시장추구형 투자(Market seekers)와 인건비 등 생산요소가격 차이를 활용한 생산효율추구형 투자로(Production-efficiency seekers) 나눌수 있는데 이는 최근 나이키, Apple, Amazon 등 글로벌 기업들의 해외직접투자 패턴과도 일치하는 것으로 보인다. 그러나 북미 비핵화 협상으로 대북 경제 제제조치가 완화, 해제되더라도 베트남 투자기업의 대북 투자의향은 12.3%로 매우 저조하게 나타났는바, 이는 북핵 Issue로 개성공단 폐쇄와 같이 정치적 Risk로 인한 북한 경제특구 폐쇄가능성을 가장 부담스러워 했으며, 또한 경제특구 폐쇄시 국가의 손실배상 조치가 매우 부족하다고 느끼는데 있다. 따라서 향후 남북경협 활성화를 위해서는 앞서 얘기한 애로점을 해소하고 가칭 "남북경협진흥공사"와 같은 기관을 설립하여 대북지원기관의 중복업무를 방지하고 Onestop fullservice로 신속하게 지원할 필요성이 있으며, 섬유,봉제,신발과 같은 영세 중소기업의 대북 진출을 위한 진출 초기에는 적극적인 정책금융 지원이 절실히 필요하며 이를 위해 정부와 민간금융기관 공동으로 5,000억원 규모의 펀드를 조성하여 운영할 필요가 있다.

• Journal of Nutrition and Health
• /
• 제56권4호
• /
• pp.439-453
• /
• 2023

지금의 3040세대를 비롯한 젊은 층이 부모보다 노화가 빨리 진행되는 가속노화 우려가 지적된 시점에서 3040세대 진입을 앞둔 대학생 시기부터 올바른 생활태도 및 건강습관 배양과 건강증진을 위한 구체적인 전략이 요구된다. 이에 대학생들의 식생활 실태를 분석하여 올바른 식습관 형성을 위한 방안 마련 시 활용할 수 있는 기초자료를 제공하고자 하였다. 본 연구는 대구가톨릭대학교 재학생 67명을 대상으로 사진활용 3일 식사기록을 통한 식사조사를 활용하여 식생활실태를 분석하였다. 조사대상자는 남자 37.3%, 여자62.7%로 평균 연령은 23.25 ± 2.05세, 평균 신장은 165.17 ± 9.04 cm, 평균 체중은 65.45 ± 13.69 kg, 평균 체질량지수는 23.85 ± 3.92 kg/m²이었다. 조사대상자 전체의 73.6%가 아침을 결식한다고 나타났으며, 학교식당보다는 주로 배달이나 외부 음식점, 편의점을 이용하는 것으로 조사되었다. 식품군 섭취패턴과 권장섭취 횟수에 따른 식품섭취 평가 결과, 과일군과 유제품군을 섭취하지 않은 대상자 (grain, meat, vegetable, fruit, dairy and sweet [GMVFDS] = 111001)가 38.3%로 가장 많았으며, 대상자 모두 모든 식품군의 섭취가 부족한 것으로 나타났다. 채소류와 과일류에서 여자가 남자보다 섭취비율이 높아 유의한 (p < 0.05) 차이를 나타냈다. 영양소 섭취 상태를 분석한 결과, 에너지 필요 추정량에 비해 적게 섭취하고 있었다. 중복분석 (%redundancy analysis, %RDA)으로 분석한 결과, 인은 권장량 이상 섭취, 그 외 모든 영양소는 권장량 이하로 섭취하는 것으로 나타났다. 남자가 여자보다 인 (p < 0.01), 철 (p < 0.001), 나트륨 (p < 0.05)의 섭취비율이 높았고, 여자가 남자보다 식이섬유 (p < 0.05)의 섭취 비율이 높았다. 식품섭취횟수와 영양소섭취상태에서 비만도에 따른 차이는 없는 것으로 나타났다. 22가지 식품분류에 따른 식품섭취평가 결과에서도 비만도에 따른 차이는 없었으며, 곡류에서는 남자가 일반곡류 (p < 0.05), 여자가 혼합곡류 (p < 0.01)의 섭취가 높았고, 단백질식품류에서는 남자는 고기류 (p < 0.01), 여자는 달걀류 (p < 0.05)와 콩류 (p < 0.05)의 섭취가 높았다. 과일류에서는 남자가 주스류의 섭취비율이 높아 유의한 (p < 0.05) 차이를 나타냈다. 이상의 결과에서 대학생들의 영양소 섭취상태가 불량하고 식품 기호도에 대한 차이가 뚜렷한 것을 확인함에 따라 식생활 개선 프로그램과 함께 식품 기호도를 고려한 메뉴 제공 등을 통해 대학생들의 식태도 변화를 유도하고 스스로 실천하도록 대학교 급식에 대한 관심과 적극적인 지원이 필요할 것으로 사료된다.