• 전자공학회논문지B
• /
• 제30B권6호
• /
• pp.9-19
• /
• 1993

This paper presents a new concept of a reconfigurable manipulator system which adjusts its mechanical structure to suit the kinematic characteristics of a given task. A highly redundant manipulator designed as a general purpose manipulator needs to be reconfigured for a specific task. A general task can be decomposed of motion and force components with different control requirements: either gross motion control or fine motion control. Each of these task components are distributed to each part of the manipulator based on the control requirements and the structure of the manipulator. Through the reconfiguration, a redundant manipulator is decomposed into two local arms, and the kinematic characteristics of each local arm is adjusted to suit the assigned task. The reconfigured redundant manipulator has two local arms well-configured for the local tasks and cooperating in serial for a given task. This globally enhances the performance of a redundant manipulator to execute a specific task. The simulation results are shown.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 G
• /
• pp.2944-2946
• /
• 1999

In this paper, digital circuit evolution is proposed as an intrinsic evolvable system. Evolutionary hardware is a reconfigurable one which adapt itself to the environment and evolve its structure to realize desired performance. By using special FPGA and genetic algorithm, we have made a prototype of intrinsic hardware evolution system. As an example for digital circuit evolution, full adder realization is performed. As the result of this, a very complex structure of digital circuit performing full adder was created. Analysis made on the hardware revealed that some undetermined circuits were developed.

• 전자공학회논문지CI
• /
• 제40권6호
• /
• pp.56-68
• /
• 2003

범용 신경망 연산기를 디지털 회로로 구현함에 있어 가장 까다로운 문제들 중 하나는 시냅스의 확장과 해당 네트워크에 맞게 뉴런들을 재배치하는 재구성 문제일 것이다. 본 논문에서는 이러한 문제들을 해결하기 위한 새로운 하드웨어 구조를 제안한다. 제안된 구조는 시냅스의 확장과 네트워크 구조의 변경을 위해 오리지날 디자인의 변경이 필요치 않으며, 모듈러 프로세싱 유니트의 확장을 통한 뉴런의 개수 및 레이어의 확장이 가능하다. 이 구조의 범용성 및 확장성에 대한 검증을 위해 다양한 종류의 다층 퍼셉트론 및 코호넨 네트워크를 구성하여 HDL 시뮬레이터를 통한 결과와 C 언어로 작성된 소프트웨어 시뮬레이터 결과를 비교하였으며 그 결과 성능이 거의 일치함을 확인하였다.

• Smart Structures and Systems
• /
• 제5권1호
• /
• pp.43-54
• /
• 2009

This study introduces a novel approach for locating damage in a structure using wireless sensor system with local level computational capability to alleviate data traffic load on the centralized computation. Smart wireless sensor systems, capable of iterative damage-searching, mimic an optimization process in a decentralized way. The proposed algorithm tries to detect damage in a structure by monitoring abnormal increases in strain measurements from a group of wireless sensors. Initially, this clustering technique provides a reasonably effective sensor placement within a structure. Sensor clustering also assigns a certain number of master sensors in each cluster so that they can constantly monitor the structural health of a structure. By adopting a voting system, a group of wireless sensors iteratively forages for a damage location as they can be activated as needed. Since all of the damage searching process occurs within a small group of wireless sensors, no global control or data traffic to a central system is required. Numerical simulation demonstrates that the newly developed searching algorithm implemented on wireless sensors successfully localizes stiffness damage in a plate through the local level reconfigurable function of smart sensors.

• 한국산학기술학회논문지
• /
• 제13권11호
• /
• pp.5447-5451
• /
• 2012

본 논문은 마이크로스트립 패치 안테나에 루프구조를 추가하여 방사패턴의 변환이 가능한 안테나를 제안한다. 패턴 변환을 위한 루프 구조를 패치 안테나의 급전부와 연결하며, 스위치 on/off 에 따라서 안테나의 방사패턴이 가변되는 구조가 된다. 제안된 안테나의 동작주파수는 2.4GHz이며, 최대이득은 3.2dBi 이다. MIMO (Multi-Input Multi-Output), WLAN등의 무선통신 시스템에서 diversity나 스마트 안테나 시스템에 장착을 목적으로 한다. 제안된 안테나의 patch 사이즈는 $28mm{\times}28mm$이며, ground plane의 사이즈는 $40mm{\times}50mm$이다. 제안된 안테나는 2층의 적층 구조를 하고 있으며, 스위치 on/off 동작에 의해 안테나의 패턴이 가변됨을 시뮬레이션과 측정을 통하여 보였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 ICEIC The International Conference on Electronics Informations and Communications
• /
• pp.421-426
• /
• 2004

Analyzing adaptive possibilities of agents in multi-agents system, we have discovered new aspects of ambient intelligence in distributed modular systems using intelligent building blocks (I-BLOCKS) [1]. This paper describes early scientific researches related to technical design, applicable experiments and evaluation of adaptive processing and information interaction among I-BLOCKS allowing users to easily develop ambient intelligence applications. The processing technology presented in this paper is embedded inside each DUPLO1 brick by microprocessor as well as selected sensors and actuators in addition. Behaviors of an I-BLOCKS modular structure are defined by the internal processing functionality of each I-Blocks in such structure and communication capacities between I-BLOCKS. Users of the I-BLOCKS system can do 'programming by building' and thereby create specific functionalities of a modular structure of intelligent artefacts without the need to learn and use traditional programming language. From investigating different effects of modem artificial intelligence, I-BLOCKS we have developed might possibly contain potential possibilities for developing applications in ambient intelligence (AmI) environments. To illustrate these possibilities, the paper presents a range of different experimental scenarios in which I-BLOCKS have been used to set-up reconfigurable modular systems. The paper also reports briefly about earlier experiments of I-BLOCKS in different research fields, allowing users to construct AmI applications by a just defined concept of modular artefacts [3].

• 한국통신학회논문지
• /
• 제29권7A호
• /
• pp.705-711
• /
• 2004

본 논문에서는 광 부호분할다중접속(OCDMA) 시스템 구현을 위해 각 가입자의 시간ㆍ파장영역의 2차원 부호 할당과 변경이 가능하고 다중 사용자의 암호화된 데이터의 동시 전송과 모든 수신 노드에서 복원이 가능한 배열형 가변 부호기/복호기(RAE/RAD)를 갖는 OCDMA구조를 제안하였다. 수신노드에서 부호화된 데이터의 레벨을 일정하게 제한하는 1차 하드리미터의 기능을 제한증폭기를 사용하여 구현하였고, 부호화된 데이터의 위치 검출 및 복원을 위한 2차 하드리미터의 기능을 AND 검출기를 사용하여 이중 하드리미터(Double Hard Limiter)를 최초로 구현하였다. FPGA와 4개의 서로 다른 파장을 갖는 DFB-LD를 부호다중화된 16채널의 신호중에서 특정 채널의 신호를 복원하는 실험을 성공적으로 수행하였다. 1-D OCDMA 시스템에서의 채널 증가에 따른 부호길이 증가문제를 시간과 파장 영역의 2차원 부호다중화를 사용함으로써 개선하였고, 채널 증가에 따른 MAI로 인한 기존의 문턱값 검출기의 식별력(Autocorrelation peak-to-sideloobe ratio) 저하와 비트 오류 문제를 제한증폭기와 AND 검출기를 갖는 이중 하드리미터를 적용하여 개선하였다.

• 한국전자파학회논문지
• /
• 제25권1호
• /
• pp.10-18
• /
• 2014

새로운 주파수 가변 이중 대역 안테나를 제안한다. 기존의 기판집적형 도파관(SIW: Substrate-Integrated Waveguide)에 비하여 1/8 크기를 갖는, 전기적으로 작은 1/8차 기판집적형 도파관(EMSIW: Eighth-Mode Substrate-Integrated Waveguide) 공진기 구조를 이용하여 전기적으로 작은 크기의 안테나를 설계하였다. 설계한 EMSIW 안테나 표면에 상보적 분할 링 공진기(CSRR: Complementary Split Ring Resonator) 구조를 추가적으로 탑재하여 이중 대역에서 동작할 수 있게 하였다. EMSIW와 CSRR 구조는 각각 1.575 GHz(GPS), 2.4 GHz 대역(WLAN) 주파수 대역을 만족시킬 수 있어 이중 공진 특성을 만족하였다. 기본적으로 CSRR은 대역폭이 좁기 때문에 Varactor 다이오드를 탑재시켜 주파수를 2.4 GHz에서 2.5 GHz까지 연속적으로 가변할 수 있게 하였다. 그에 따라 WLAN 표준에서 사용하고 있는 채널 선택 기능 또한 구현할 수 있다. Varactor 다이오드에 따라 EMSIW의 공진은 독립적으로 고정되어 GPS 주파수 수신을 안정적으로 유지할 수 있도록 설계하였다. 결과적으로 DC 바이어스 전압을 11.4 V에서 30 V로 변경함에 따라 GPS 대역 주파수는 고정되어 있고, WLAN 대역의 공진 주파수가 2.38 GHz에서 2.5 GHz까지 연속적으로 변화한다. 시뮬레이션, 측정값 사이에 반사 손실, 방사 패턴 특성이 잘 일치함을 관찰할 수 있었다.

• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.1025-1030
• /
• 2018

제안하는 4차 델타-시그마 변조기는 1개의 연산증폭기를 시분할 기법을 이용하여 4차 델타시그마 변조기를 구현한 구조를 이용하여 설계하였다. KT/C 잡음의 영향을 줄이기 위하여 첫 번째와 두 번째로 재사용하는 적분기의 적분 커패시터 사이즈를 크게 설계하였으며, 세 번째와 네 번째로 재사용하는 적분기의 적분 커패시터 사이즈는 작게 설계하였다. 다른 커패시터 용량을 한 개의 연산증폭기가 로드하기 때문에 안정도 문제를 해결하기 위하여 연산증폭기 단을 가변 하는 방법을 이용하였다. 전력을 절감하기 위하여, 1단으로 연산증폭기가 동작할 때 사용되고 있지 않는 2단을 구성하고 있는 CS증폭기와, 그 출력단에 붙어있는 연속모드 공통모드피드백회로 의 전류원을 차단하는 방법을 이용함으로써, 아이디어 적용전과 비교하였을 때, 15%의 전력 절감 효과를 얻었다. 제안한 변조기는 TSMC 0.18um CMOS N-well 1 poly 6 metal 공정을 이용하여 제작되었으며, 1.8V의 공급전압에서 305.55uW의 전력을 소모하였다. 256kHz의 샘플링 주파수, OSR 128, 1.024MHz의 클럭주파수, 250Hz 의 입력 싸인 파형을 공급하였을 때, 최대 SNDR은 66.3dB, 유효비트수는 10.6bits, DR은 83dB로 측정되었다. Fom(Walden)은 98.4pJ/step, Fom(Schreier)는 142.8dB 로 측정되었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.1177-1180
• /
• 2005

This paper present a method of constructing the multimedia processor architecture. The proposed multimedia processor architecture be able to handle each text, sound, and video in one chip. Also it have interactive function that is a characteristics of multimedia. Specially, the proposed multimedia processor be able to addressing nodes in memory map without software, and it is completely reconfigurable depend on data. Also it as able to process time and space common that have synchronous/asynchronous and it is able to protect continuous and dynamic media bus collision, and local and overall common memory structure. The proposed multimedia processor architecture apply to virtual reality and mixed reality.