• 제목/요약/키워드: Reassembly Module

검색결과 3건 처리시간 0.018초

단위 모듈 기반의 재조립 가능한 웨어러블 디바이스 구조 설계 (Design of Reassembly Unit Modular Wearable Device)

  • 이거윤;강순주
    • 한국통신학회논문지
    • /
    • 제41권3호
    • /
    • pp.338-346
    • /
    • 2016
  • 웨어러블 기기들은 사람이 착용하여 작동하고 서비스가 이루어지기 때문에 배터리 소모량, 크기, 무게 등 다양한 제약조건을 가지고 있다. 따라서 하나의 웨어러블 디바이스에 너무 많은 기능들을 부여하면 이러한 제약조건을 만족하지 못하여 실용성이 저하 될 뿐만 아니라 가격이 비싸져서 경쟁력을 상실하게 된다. 따라서 본 논문에서는 웨어러블 디바이스에 공통적으로 사용되는 여러 가지 기능을 재사용 가능한 모듈 형태의 독립된 디바이스로 재작하고, 사용자가 필요에 따라서 재조립하여 다양한 서비스를 받을 수 있는 시스템을 제안한다. 이 디바이스는 다수의 재조립 가능한 단위 모듈과 단위 모듈을 동적으로 장착할 수 있는 프레임으로 구성되어 있다. 프레임은 이 모듈간의 통신을 도우며 각각의 모듈들은 포함된 하드웨어에 따라 다양한 기능을 가지고 있다. 이를 구현하기 위해 본 논문에서는 각 서비스들이 필요한 모듈을 사용을 보장하고, 작업의 중요성에 따라 그 모듈 및 서비스에 우선순위를 부여하며, 사용하지 않는 모듈은 저전력 모드로 설정하여 단말의 저전력 동작이 가능하도록 설계했다.

6LoWPAN 단편화 관리 기법 시뮬레이터 개발 (Development of Fragmentation Management Simulator for 6LoWPAN)

  • 서현곤;한재일
    • 한국시뮬레이션학회논문지
    • /
    • 제17권4호
    • /
    • pp.191-198
    • /
    • 2008
  • 6LoWPAN은 IEEE 802.15.4 표준의MAC 및 PHY 계층에서 IPv6 패킷을 전송하는 기술이다. IP 계층과 MAC 계층 사이에 위치한 어뎁테이션 계층에서는 IPv6 패킷의 단편화와 재조립을 수행한다. IETF 6LoWPAN WG의 표준트랙 기술문서인 RFC4944에서 패킷의 단편화와 재조립 기술에 대하여 정의하고 있다. 본 논문에서는 IPv6 패킷의 단편화와 재조립 성능을 평가하는 6PASim의 개발을 제안한다. 6PASim은 상위 계층으로부터 전달되는 IP 패킷을 IEEE 802.15.4 프레임에 실어 전송하는 패킷 송신 모듈과 전송된 프레임을 완벽한 IPv6 패킷으로 재조립하는 패킷 수신 모듈로 구성된다. 6PASim을 이용함으로 써 송, 수신된 데이터의 양과 제어메시지의 사용량을 평가 할 수 있다. 시뮬레이션 결과, SRM 기법이 IRM 기법보다 우수한 성능을 보임을 알 수 있다.

  • PDF

B-ISDN용 ATM AAL 계층의 IP 설계 (IP Design of ATM AAL Module for B-ISDN)

  • 손승일;김형준
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
    • /
    • pp.261-264
    • /
    • 2001
  • In this paper, we design IP of ATM AAL layer for B-ISDN. The designed ATM AAL module supports the function for AAL type 0, AAL type 3/4, AAL type 5. The designed IP provides for automatic CRC-32 and CRC-10 for AAL type and AAL type 3/4. Also our IP inserts and extracts the header and trailer for each type automatically. After HDL description, it is verified by the simulation. The designed U is implemented in Xilinx FPGA. Rx AAL module operates at 35MHz and Rx AAL module operates at 50MHz. The designed IP can be applicable in high-speed ATM SAR(Segmentation and Reassembly) chip.

  • PDF