• 한국정보처리학회논문지
• /
• 제4권7호
• /
• pp.1900-1906
• /
• 1997

본 논문에서는 FPGA에 회로를 설계할 때, 일괄검사가 가능한 BIST의 효율적인 BILBO(이하 EBILBO)를 설계한다. 제안된 일괄검사 알고리즘은 회로의 복잡도와 규모가 큰 회로에서 하나의 핀(pin)으로 정상속도에서 회로검사가 가능하다. BIST 설계에서, 필요한 검사패턴은 의사 랜덤패턴으로 생성하고, 출력은 다중 입력 쉬프트 레지스터에 의한 병렬 신호분석으로 검사하였다. 제안된 알고리즘은 VHDL로 동작적 기술하므로 검사패턴 생성과 응답분석 및 압축에 대한 모델을 용이하게 변경할 수 있다. FPGA상에 설계된 회로에서, 구현된 BIST의 EBILBO의 면적과 성능은 ISCAS89 벤치마크 회로를 통하여 평가하였다. 600 셀(cell) 이상의 회로에서 EBILBO 면적은 30% 이하로 감소하고, 검사패턴은 500K 정도로 신축성 있게 생성되고, 고장검출률의 범위는 88.3%에서 100%임을 확인하였다. 일괄검사의 BIST를 위한 EBILBO 동작은 정상모드와 병행하여 실시간으로 검사모드를 $s+n+(2^s/2^p-1)$시간 내에 동시에 수행할 수 있다.(CUT의 PI 수;n, 레지스터 수;s, p는 다항식의 차수). 제안된 알고리즘은 VHDL 코딩으로 설계와 검사가 병행될 수 있는 라이브러리로 구축되어 DFT에 광범위하게 응용되어질 수 있다.

• 대한원격탐사학회지
• /
• 제18권6호
• /
• pp.359-367
• /
• 2002

본 논문에서는 효율적인 영상 부호화를 위해 분할계수의 상관관계를 이용한 새로운 웨이블릿 패킷 영상 부호화기 알고리즘을 제안한다. 제안된 웨이블릿 패킷 영상 부호화기 알고리즘은 주파수 부대역간의 상관관계를 이용하여 계수분할 순서(CPSO, Coefficient Partitioning Scanning Order)를 정의한 후, 이를 이용하여 새로운 부모-자식 노드 관계를 도출하고, 도출된 부모-자식 노드 관계를 이용하여 계수들을 제로트리 방식으로 부호화함으로써 영상 복원시 오차를 감소시켰다. 그 결과 기존의 알고리즘들과 비교하여 비트율과 제곱 오차에 대해서 성능개선이 이루어 졌고, 응용분야에 따라 비트율 조정을 쉽게 제어할 수 있는 능력을 입증하였다. 특히 항공사진이나 위성사진 중 도시 중심부나 농경지 등과 같이 중고주파 대역성분이 많이 포함된 영상의 경우, 기존 알고리즘에 비해 처리 방법이 간단하면서도 정확한 결과를 보여준다. 또한 자료 영상들에 대한 실험 결과를 통해서, 제안한 알고리즘이 작은 파일크기에서도 고해상도를 요구하는 실시간 시스템이나 온라인 영상처리, 영상합성 분야에 적용될 수 있는 가능성이 있음을 증명하고자 하였다.

• Coupled systems mechanics
• /
• 제4권4호
• /
• pp.279-295
• /
• 2015

The article presents a theoretical-experimental approach developed for modeling the coefficient of sliding friction in the dynamic system tool-workpiece in slide diamond burnishing of low-alloy unhardened steels. The experimental setup, implemented on conventional lathe, includes a specially designed device, with a straight cantilever beam as body. The beam is simultaneously loaded by bending (from transverse slide friction force) and compression (from longitudinal burnishing force), which is a reason for geometrical nonlinearity. A method, based on the idea of separation of the variables (time and metric) before establishing the differential equation of motion, has been applied for dynamic modeling of the beam elastic curve. Between the longitudinal (burnishing force) and transverse (slide friction force) forces exists a correlation defined by Coulomb's law of sliding friction. On this basis, an analytical relationship between the beam deflection and the sought friction coefficient has been obtained. In order to measure the deflection of the beam, strain gauges connected in a "full bridge" type of circuit are used. A flexible adhesive is selected, which provides an opportunity for dynamic measurements through the constructed measuring system. The signal is proportional to the beam deflection and is fed to the analog input of USB DAQ board, from where the signal enters in a purposely created virtual instrument which is developed by means of Labview. The basic characteristic of the virtual instrument is the ability to record and visualize in a real time the measured deflection. The signal sampling frequency is chosen in accordance with Nyquist-Shannon sampling theorem. In order to obtain a regression model of the friction coefficient with the participation of the diamond burnishing process parameters, an experimental design with 55 experimental points is synthesized. A regression analysis and analysis of variance have been carried out. The influence of the factors on the friction coefficient is established using sections of the hyper-surface of the friction coefficient model with the hyper-planes.

• 한국정보통신학회논문지
• /
• 제25권9호
• /
• pp.1244-1253
• /
• 2021

본 논문에서는 보행자 경로 예측 기법을 이용하여 보행자들이 현재 시점 이후로 위험구역으로 진입하는지 사전에 예측하는 방법과 경로 예측 네트워크의 효율적인 간소화 방법을 제안한다. 그리고 임베디드 환경에서 실시간 운용을 위해 작은 네트워크에 대하여 KD(Knowledge Distillation)을 적용하는 방법을 제안한다. 예측된 미래 경로와 위험구역 간의 상관관계를 이용하여 진입 여부를 판단하였으며 작은 네트워크를 학습할 때 효율적인 KD를 적용하여 성능저하를 최소화하였다. 실험을 통하여, 제안하는 간소화 기법을 적용한 모델이 기존 모델과 비교하여 37.49%의 속도향상 대비 미미한 정확도 저하를 이끌어 내는 것을 보여 주었다. 또한, 91.43%의 정확도를 가진 작은 네트워크를 KD를 이용하여 학습한 결과 94.76%의 향상된 정확도를 보임을 확인하였다.

• Smart Structures and Systems
• /
• 제28권6호
• /
• pp.745-760
• /
• 2021

Dynamic buckling of structure is one of the failure modes that needs to be considered since it may result in catastrophic failure of the structure in a short period of time. For a thin fiber-reinforced polymer (FRP) plate under compression, buckling is an inherent hazard which will be intensified by the existence of defects like holes, cracks, and delamination. On the other hand, the growth of the delamination is another prime concern for thin FRP plates. In the current paper, reinforcing the plates against buckling is realized by using SMA wires in the form of stitches. A numerical framework is proposed to simulate the dynamic instability emphasizing the effect of the SMA stitches in suppressing delamination growth. The suggested algorithm is more accurate than the other methods when considering the transformation point of the SMA wires and the modeling of the cohesive zone using simple and yet reliable technique. The computational design of the method by producing the line by line orders leads to a simple algorithm for simulating the super-elastic behavior. The Lagoudas constitutive model of the SMA material is implemented in the form of user material subroutines (VUMAT). The normal bilinear spring model is used to reproduce the cohesive zone behavior. The nonlinear finite element formulation is programmed into FORTRAN using the Newmark-beta numerical time-integration approach. The obtained results are compared with the results obtained by the finite element method using ABAQUS/Explicit solver. The obtained results by the proposed algorithm and those by ABAQUS are in good agreement.

• 전자공학회논문지
• /
• 제52권5호
• /
• pp.155-164
• /
• 2015

본 연구에서는 다양한 HEVC 구문요소들을 적응적으로 파이프라인 및 병렬 처리할 수 있는 CABAC 복호화기 아키텍처를 설계 및 구현하였다. CABAC는 높은 압축률을 제공하지만, 구문요소 단위 순차적 복호화와 문맥간 강한 데이터 종속성, 빈 단위 복호화 과정 때문에 고성능 복호화 처리를 어렵게 한다. CABAC의 복호화 처리 성능을 높이기 위하여 연속된 flag 타입의 구문요소에 대해서는 다음에 복호될 구문요소들을 선행 연산하여 적응적으로 파이프라인 처리하였고, 멀티빈으로 구성된 구문요소는 최대 3개 빈까지 병렬 처리하는 고성능 구조를 설계하였다. 또한 이진산술복호기를 가속화하기 위해 문맥모델 업데이트와 재정규화를 선행 병렬 연산하고, 복호화 결과값에 따라 선택해서, 이진산술복호기의 임계 지연시간을 개선하였다. 제안하는 HEVC CABAC 아키텍처는 최대 1.01bins/cycle의 처리 성능으로 기존 구조대비 약 2배의 가속화 성능을 갖는다. 65nm ASIC 합성 결과 224M bins/sec.의 복호화 성능을 보이며, QFHD영상의 실시간 처리를 가능하게 하였다.

• 전자공학회논문지C
• /
• 제36C권12호
• /
• pp.11-19
• /
• 1999

최근에 등장한 프랙탈 영상 압축 알고리즘은 소프트웨어적인 측면에서는 많이 연구되고 있으나, 하드웨어 구현을 위한 연구는 드물다. 그러나 , 프랙탈 영상 압축 기법이 동영상 처리를 위해 사용될 경우 소프트웨어적으로는 실시간 처리의 어려움이 있어 고속의 전용 하드웨어가 필요하다. 그러나 , 아직 복호기의 구체적인 하드웨어의 설계 예는 드물다. 본 연구에서는 $256{\times}256$의 크기의 흑백 영상의 실시간 처리가 가능한 quadtree 방식의 프랙탈 영상 압축 복호기를 전용 하드웨어로 설계하였으며, 이를 위한 저전력 기법을 제안한다. 제안한 두 가지 방법 중 첫번째는 영상의 복원 후 발생하는 블록 현상을 제거하기 위한 post-processing 방법을 하드웨어 측면에서 최적화하는 것이다. 이 방식은 기존의 소프트웨어에서 사용하던 승산기가 필요한 가중 평균 방식보다 하드웨어를 적게 소모하여 비용을 줄이며, 속도는 69%정도의 향상이 있다. 두번째 방식은 데이터 패스 내부의 곱셈기를 입력 벡터의 통계적 특성을 이용하여 소비 전력이 적도록 설계하는 것이다. 이 방식으로 설계할 경우 8 bits 이하의 크기의 곱셈기에서 저전력에 유리하다고 알려진 어레이(array) 형태의 곱셈기에 비해 약 28%정도 소비 전력을 줄일 수 있었다. 위 두 가지 전력 절감 방식을 사용하여 동작 전압 3.3V, 1 poly 3 metal, $0.6{\mu}m$ CMOS 공정으로 복호기의 코어 부분을 칩으로 제작하였다.

• The Journal of the Acoustical Society of Korea
• /
• 제14권2E호
• /
• pp.91-97
• /
• 1995

본 논문은 저비트율을 갖는 고품질의 HDTV용 멀티채녈 오디오 코덱을 구현에 대해 기술한다. 이 코덱은 저주파수 효과 채널을 포함한 최대 3/2 스테레오 채널 구성, 최대 채널 구성보다 낮은 채널 구성과의 호환성, 기존 2채널 스테레오 시스템과의 호환성(MPEG-1 오디오), 그리고 다중 대화 채널 등을 제공하는 특징을 갖는다. 구현한 멀티채널 오디오 코덱의 인코더는 3개의 DSP(TI의 TMS320C40)로 구성되었고, 최대 48KHz 샘플링율과 16비트의 부호화를 갖는 5.1 채널의 아날로그 및 AES/EBU, IEC 958등의 포맷을 갖는 스테레오 2채널의 디지털 오디오를 이력으로 받아 지각 심리음향 모델을 사용하여 압축한후 384Kbps의 빛 스트림으로 전송하는 특징을 가지며, 디코더는 2개의 DSP로 구성되어 있고, 384Kbps로 입력되는 비트 스트림을 받아 최대 5.1 채널의 아날로그 및 2개의 2채널 스테레오의 디지털 오디오 신호로 출력시키는 특징을 갖는다. DSP를 이용한 다중처리는 DMA를 통한 통신포트를 이용한 DSP들간의 고속 데이터 전송에 의해 이루어진다. 끝으로, 멀티 채널 오디오 코덱의 구현을 통하여 나타난 실시간 처리는 위해 고려해야할 기술적 사항을 제안한다.

• 전자공학회논문지SC
• /
• 제42권6호
• /
• pp.37-48
• /
• 2005

내장형 시스템의 DC-DC 변환기나 배터리의 효율은 시스템을 구성하는 디바이스들의 종류 및 다양한 동작 패턴에 따른 전류의 시간적인 변화에 영향을 받는다. 이러한 특성은 DC-DC 변환기나 배터리의 효율을 분석하기 위해서는 다양한 부하를 가지는 실제 시스템을 구현, 응용프로그램을 수행하고, 배터리와 DC-DC 변환기를 포함한 전원 공급 회로를 연결하여 실제로 전력 소모를 측정할 것을 요구하지만, 이와 같이 실제 시스템을 구현한다는 것은 엄청난 개발 시간과 비용을 요구한다. 본 논문에서는 부하들의 전력 소모를 측정에 의해 얻어 저장하고 전원 공급 회로로부터 실제 시스템의 부하처럼 전력을 소모하도록 에뮬레이션 해줄 수 있는 시스템을 구현하였다. 구현한 부하 에뮬레이터(load emulator)는 측정한 전력 소모 프로파일의 양을 줄이기 위해 패턴 인식 후 압축하는 알고리즘을 사용하며, 저속 대용량 능동부하(active load)와 고속 소용량 능동부하들로 이루어진 비대칭(heterogeneous) 구조로 구현함으로써 전력 소모의 양이 많고 전력 소모가 신속하게 변하는 디지털 시스템의 부하를 에뮬레이션 할 수 있게 해준다. 구현한 부하 에뮬레이터의 성능을 평가하기 위해 하드디스크의 전력 소모를 측정 및 재생하여 비교하며, 부하 에뮬레이터의 응용으로써 부하의 전력 소모 패턴에 따른 DC-DC 변환기의 효율을 검토해 보았다.

• 한국음향학회지
• /
• 제21권6호
• /
• pp.566-575
• /
• 2002

이동통신망과 같이 제한된 대역폭에서 실시간 멀티미디어 스트리밍 서비스를 제공하기 위해서는 보다 낮은 비트율로 비디오와 오디오 데이터를 압축하여야 한다. 또한 대부분의 대역이 비디오 데이터를 위해 할당되어 있으므로 제한된 대역폭만이 오디오에 할당되게 된다. 오디오 데이터를 낮은 비트율로 압축하기 위해서는 압축율이 높은 알고리즘을 사용하거나, 표본화 주파수 (sampling frequency)를 낮춤으로써 데이터 양을 줄여 낮은 비트율로 부호화하여야 한다. 본 논문에서는 이러한 문제점을 극복하기 위해서 낮은 표본화 주파수로 오디오 신호를 압축하고, 낮은 표본화주파수를 사용함으로서 발생하는 대역폭의 손실은 소량의 부가정보를 이용하여 복원해 줌으로써 음질을 향상시키는 알고리즘을 제안한다. 높은 주파수의 스펙트럼을 복원하기 위하여 부호화단에서 낮은 주파수 대역과 다운 샘플링 과정 중에 손실되는 높은 주파수 대역간의 에너지비를 바크밴드에 구한 후 이를 부호화하여 복호화 단으로 전달하고 이를 이용하여 높은 주파수 성분을 복원하는 방법을 제안하였다. 제안된 방법을 이용하면 10%∼20% 정도의 추가적인 비트를 사용하면서 기존의 방식보다 세그멘탈 신호대 잡음비는 1㏈∼3㏈의 성능 개선을 보였으며, 주관적인 MOS 듣기 평가를 수행한 결과 기존의 방식보다 음질이 향상됨을 확인하였다. 또한 본 논문에서 제안한 방법은 주파수 영역에서 압축을 수행하는 모든 오디오 부호화 방식에도 적용이 가능하다.