• Journal of Power Electronics
• /
• 제15권4호
• /
• pp.861-875
• /
• 2015

This paper presents a wide frequency range LLC resonant controller IC for LED backlight units. In this paper a new phase-domain resonance deviation prevention circuit (RDPC), which covers a wide frequency and input voltage range, is proposed. In addition, a wide range gate clock generator and an automatic dead time generator are proposed. The chip is fabricated using 0.35 μm BCD technology. The die size is 2 x 2 mm2. The frequency of the clock generator ranges from 38 kHz to 400 kHz, and the dead time ranges from 300 ns to 2 μs. The current consumption of the LLC resonant controller IC is 4 mA for a 100 kHz operation frequency using a supply voltage of 15 V.

• Journal of Power Electronics
• /
• 제11권3호
• /
• pp.271-278
• /
• 2011

This paper presents a LLC resonant controller IC for secondary side control without external active devices to achieve low profile and low cost LED back light units. A gate driving transformer is adopted to isolate the primary side and the secondary side instead of an opto-coupler. A new integrated dimming circuitry is proposed to improve the dynamic current control characteristic and the current density of a LED for the brightness modulation of a large screen LCD. A dual-slope clock generator is proposed to overcome the frequency error due to the under shoot in conventional approaches. This chip is fabricated using 0.35 ${\mu}m$ BCD technology and the die size is $2{\times}2\;mm^2$. The frequency range of the clock generator is from 50 kHz to 500 kHz and the range of the dead time is from 50 ns to 2.2 ${\mu}s$. The efficiency of the LED driving circuit is 97 % and the current consumption is 40 mA for a 100 kHz operation frequency from a 15 V supply voltage.

• 전자공학회논문지
• /
• 제52권4호
• /
• pp.88-95
• /
• 2015

본 논문에서는 부성저항을 생성하는 회로로 알려진 RFNR 회로에 대한 새로운 분석을 소개한다. 새로운 분석에서는 RFNR 회로에 대한 수식분석의 정확성을 높이기 위해 트랜지스터의 게이트 저항과 소스 커패시턴스에 의한 영향을 고려하였다. 기존의 분석에서는 트랜지스터의 소스를 통하여 수식을 분석하였지만 제안된 수식에서는 회로의 공진부인 트랜지스터의 게이트를 통하여 회로를 분석했다. 그 결과, 제안하는 분석은 고주파수에서 기존의 분석보다 정확도를 향상시킬 수 있었다. 본 논문에서는 시뮬레이션을 통해 고주파수에서 분석의 정확도를 검증하였다.

• 한국통신학회논문지
• /
• 제30권2A호
• /
• pp.129-136
• /
• 2005

지정된 비트 크기를 갖는 승산기 코어의 Verilog-HDL 모델을 생성하는 가변 정밀도 승산기 생성기 (VPM_Gen; Variable-Precision Multiplier Generator)에 대해 기술한다. 사용자의 필요에 따라 승수와 피승수의 비트 수를 8-비트${\sim}32$-비트 범위에서 1-비트 단위로 선택할 수 있으며, 승산결과는 $8-b{\sim}64-b$ 범위에서 2-비트 단위로 절사할 수 있도록 함으로써 총 3,455 가지 승산기 코어를 생성할 수 있다. 승산결과가 절사되는 경우, 절사되는 부분의 회로를 제거함으로써 게이트 수와 전력소모가 각각 최대 40%와 30% 감소되도록 하였으며, 이를 통해 효율적인 저전력 승산기 코어가 구현되도록 하였다. 또한, 절사 비트 수에 따른 적응 오차보상 방법을 적용함으로써 절사오차가 최소화되도록 하였다. VPM_Gen에 의해 생성되는 승산기 코어는 Xilinx FPGA 보드와 논리분석기를 통하여 그 기능을 검증하였다.

• 한국컴퓨터정보학회논문지
• /
• 제4권4호
• /
• pp.57-68
• /
• 1999

본 논문은 게이트 레벨 디지털 시스템의 동작기술과 그 동작결과를 검증 할 수 있는 시뮬레이터를 작성하는데 목적을 두고 있다. 기술언어로부터 목적코드를 얻기 위하여 번역기를 구성한 바 이의 구현을 위하여 UNIX의 YACC를 이용하였으며 중간 목적 파일을 번역기와 시뮬레이터의 중간과정으로 삼아 응용범위를 넓힐 수 있도록 하였다. 시뮬레이션 대상으로 전가산기와 3진 계수기를 사용하였다.

• 한국항공우주학회지
• /
• 제44권12호
• /
• pp.1103-1111
• /
• 2016

한국천문연구원은 인공위성 정밀궤도 결정, 우주측지 및 인공위성 자세역학 연구를 위해서 2kHz 반복율을 가지는 SLR 시스템을 운영하고 있다. 그러나 측지위성의 회전속도를 보다 정밀히 결정하고 거리 측정 정밀도 향상을 위해서 고반복율의 SLR 관측 데이터가 요구된다. 따라서 고반복율 시스템 구현을 위해 운영 소프트웨어 및 레인지 게이트 생성기를 개발하여 최대 10kHz 반복율로 레이저추적이 가능한 HSLR-10(High repetition-rate Satellite Laser Ranging-10kHz) 시스템으로 개선하였다. 본 연구에서는 10kHz 반복율을 가지는 HSLR-10 시스템의 운영 소프트웨어 개발 방법, 구성 및 검증 결과를 제시한다.

• 대한전자공학회논문지TC
• /
• 제44권1호
• /
• pp.98-105
• /
• 2007

본 논문에서는 Maximum Likelihood(ML) 알고리즘을 변형한 Suboptimal ML 타이밍 검출기를 제안한다. 본 논문에서 제안하는 Suboptimal ML방식은 참조신호 생성과정이 Early-Late gate 또는 ML 방식에 비해 간단하면서도 타이밍 검출기의 이득은 거의 동일한 값을 얻을 수 있다. 또한, 타이밍 추적기는 데이터 판별을 이용하기 때문에 적은 타이밍 오차 범위만이 추적 가능하다. 즉, 펄스폭이 0.7ns인 4차 가우시안 모노사이클을 사용하였을 경우, 추적 가능한 타이밍 오차는 ${\pm}0.06ns$이다. 따라서 탐색기는 높은 정확도를 갖는 획득성능을 갖고 있어야 한다. 성능 분석은 잡음뿐만아니라 송신기와 수신기의 펄스 생성과정에서 사용되는 오실레이터 지터를 고려한다. 컴퓨터 모의 실험 결과는 타이밍 검출기의 평균과 분산 및 타이밍 추적기의 추적 성능을 보여준다. 그리고 이동성에 의해 타이밍 오차가 점차적으로 증가하는 경우를 가정하여 추적성능을 제시한다. 본 논문은 타이밍 추적기의 성능을 제시하기 위해 하나의 복조기인 단인 상관기만을 고려한다.

• 한국군사과학기술학회지
• /
• 제23권3호
• /
• pp.221-228
• /
• 2020

This paper presents the radar counter jamming algorithm and ground far-field test results for the pull-off deceptive jamming signals like RGPO(Range Gate Pull Off) and VGPO(Velocity Gate Pull Off). We designed the radar counter jamming algorithm according to the characteristics of the deceptive jamming signals. This algorithm is validated by simulation before ground far-field test. The existing X-band AESA radar demonstrator was used to test the proposed algorithm. The proposed algorithm was applied to the radar processor software. The deceptive jamming signals generated using the commercial jamming signal generator. We performed the repeated ground far-field test with the test scenario. Test results show that the proposed counter deceptive jamming algorithm works in the real radar system.

• 한국통신학회논문지
• /
• 제23권5호
• /
• pp.1349-1359
• /
• 1998

본 논문에서는 디지털 FM 스테레오 합성 신호 발생기(FM stereo composite signal generator)의 구현 결과를 제시하였다. 직접 디지털 주파수 합성기(DDFS)를 응용하여 단일 칩으로 디지털화 하였으며, $1.0\mu\textrm{m}$ CMOS 게이트­어레이 기술로 구현하였다. 설계 결과는 시뮬레이션을 통해 신호 발생 과정을 검증하였고, 디지털 칩을 실장한 평가용 인쇄회로기판을 제작하여 신호 발생 값을 비교 분석하였다. 측정 결과 디지털-아날로그 변환기의 비트 수가 12비트일 때 신호 대 잡음비가 74dB가 측정되었으며, 이는 아날로그 회로보다 14dB 더 우수한 것이다. 범용 스테레오 입출력으로 16비트 디지털-아날로그 변환기를 사용할 경우 아날로그 방식보다 훨씬 우수한 스펙트럼 순수도를 얻을 수 있을 것으로 기대한다. 디지털 FM 스테레오 합성 신호 발생기는 신호 대 잡음비, 정확도, 튜닝 안정성,그리고 집적도측면에서 기존의 아날로그회로보다 우수한 특성을 보인다.

• 수산해양기술연구
• /
• 제24권1호
• /
• pp.1-6
• /
• 1988

For the purpose of making the detection range of fish detection system more longer and computerizing the system a parametric sound source, a timer and a digitizing circuit for the Apple II computer have been studied. The parametric sound of 5 KHz generated by passing AND gate two signals from carrier signal generator of 200KHz with modulator of 5KHz. This parametric acoustic source of 5KHz difference frequency had more higher directional resolution of 10 degrees than single frequency sound of 200KHz. Peripheral interface adaptor MC 6821 was adopted for interfacing to the Apple II personal computer. The timer consisted of six decade binary coded decimal counters (74 LS 190), and the digitizing circuit consisted of a sample and hold (LF 398) and an A/D converter(ADC 0808). The timer with 10KHz clock pulse had the measuring time from 0.1msec to 100sec. This time measuring range was satisfactory for the aim of the fish finding acoustic system.