• Proceedings of the Korea Institute of Convergence Signal Processing
• /
• 2005.11a
• /
• pp.321-326
• /
• 2005

근거리 통신망 LAN(Local Area Network)는 일반적으로 회사, 학교, PC방에서 널리 사용하는 통신 방식으로 Serial, USB 통신방식과 더불어 반드시 습득해야 할 프로토콜 중의 하나로서 앞으로는 이러한 LAN 통신방식을 이용하여 모든 가전기기, 회사 내의 보안장치 등이 모두 유무선 복합적으로 연결되어 휴대폰 또는 PDA로 상태변화를 실시간으로 확인이 가능한 시대가 올 것이다. 본 논문에서는 LAN LSI인 W3100A를 분석해 보고, MCU(Atmega128)과 Phycei ver인 RTL8201과 Interface하여 회로를 구성한 다음, TCP Client 역할을 위한 MCU Programming을 하여 .NET으로 Server 프로그램을 만들어 Server에 데이터를 전송한다. 이와 같이 MCU(Atmega128)을 사용하여 들어온 데이터를 Ethernet Network상으로 데이터의 전송을 가능하게 하는 Ethernet 통신 시스템을 연구하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10a
• /
• pp.18-20
• /
• 1998

본 논문에서는 RISC Microprocessor Core 설계에 대한 기반 기술을 확립하여, GPS(Global Positioning System) 같은 Embedded 시스템 등에서 주로 사용되어 지고 있는 ARM사의 ARM7 CPU와 이진 호환이 가능한 Microprocessor를 설계하고자 하였다. 이를 위하여 RISC Microprocessor의 기본적인 구조를 바탕으로 하여 ARM7 CPU와의 호환을 위하여 ARM7 CPU의 명령어들이 주어진 Clock안에 수행될 수 있도록 설계를 하였고, 여러 모듈을 원활히 공유할 수 있도록 내부에 공유 버스를 설계하였다. 설계를 위해서 Verilog-HDL(Hardware Description Language)을 사용하였으며, Microprocessor를 기술하는데 있어서 Behavioral 구조와 RTL(Register Transfer Level) 구조를 혼합하여 사용하였다. 설계된 Microprocessor의 동작은 면적과 타이밍의 최적화를 거친 후 Cwaves 툴을 사용하여 실질적인 ARM7의 명령어들을 수행하면서 검증하였다.

• ETRI Journal
• /
• v.42 no.4
• /
• pp.527-533
• /
• 2020

High-level synthesis (HLS), which automatically synthesizes a register-transfer level (RTL) circuit from a behavioral description written in a high-level programming language such as C/C++, is becoming a more popular technique for improving design productivity. In general, HLS tools often generate a circuit with a larger area than those of hand-designed ones. One reason for this issue is that HLS tools often generate multiple instances of the same module from a function. To eliminate such a redundancy in circuit area in HLS, HLS tools are capable of sharing modules. Function-level module sharing at a behavioral description written in a high-level programming language may promote function reuse to increase effectiveness and reduce circuit area. In this paper, we present two HLS techniques for module sharing at the function level.

• Proceedings of the IEEK Conference
• /
• 2002.07a
• /
• pp.361-364
• /
• 2002

Shortest path problem belongs to the combinatorial optimization problem and plays an important role in the field of computer aided design. It can either be directly applied as in the case of routing or serves as a important subroutine in more complex problems. In this paper, a systolic array for the SSSP(single-source shortest path problem) was derived. The array was modeled and simulated in RTL level using VHDL, then synthesized to a schematic and finally implemented to a layout using the cell library based on 0.35 $\mu\textrm{m}$ CMOS 1-poly 4-metal CMOS technology.

• Proceedings of the IEEK Conference
• /
• 2000.06b
• /
• pp.226-229
• /
• 2000

In this paper, we describe implementation of 32-Bit RISC Core for portable communication/information equipment, such as cellular telephones and personal digital assistants, notebook, etc. The RISC core implements the ARM$\^$R/V4 instruction set on the basis of low power techniques in architecture level and logic level. It operates with 5-stage pipeline, and has harvard architecture to increase execution speed. The processor is modeled and simulated in RTL level using VHDL. Behavioral Cache and MMU are added to the VHDL model for instruction level verification of the processor. The core is implemented using Mentor P'||'&'||'R tools with IDEC C-631 Cell library of 0.6$\mu\textrm{m}$ CMOS 1-poly 3-metal CMOS technology.

• Proceedings of the IEEK Conference
• /
• 2005.11a
• /
• pp.651-654
• /
• 2005

In this paper, we designed ECC(Elliptic Curve Cryptographic) Processor with Bus-splitting mothod for embedded SoC. ECC SIP is designed by VHDL RTL modeling, and implemented reusably through the procedure of logic synthesis, simulation and FPGA verification. To communicate with ARM9 core and SIP, we designed SIP bus functional model according to AMBA AHB specification. The design of ECC Processor for platform-based SoC is implemented using the design kit which is composed of many devices such as ARM9 RISC core, memory, UART, interrupt controller, FPGA and so on. We performed software design on the ARM9 core for SIP and peripherals control, memory address mapping and so on.

• Proceedings of the IEEK Conference
• /
• 2005.11a
• /
• pp.643-646
• /
• 2005

This paper presents CARMA (Cycle-Accurate Retargetable Micro-Architecture) as efficient framework for SoC-centric pipelined instruction-set architectures. It is based on ADL (Architecture Description Language) and provides more concise and manifest semantics to describe behavior of instruction set by mixing efficiency of instruction-set simulators and flexibility of RTL simulators. It exploits new timing model method based on process scheduling so it can support general timing model with cycle accuracy for large-scaled architectures usually used in SoC multimedia chip-set. According to experiments, the proposed framework was shown to be 5.5 times faster than HDL and 2.5 times faster than System-C in simulation speed so it is applicable for complex instruction-set pipelined architectures.

• Proceedings of the IEEK Conference
• /
• 2005.11a
• /
• pp.865-868
• /
• 2005

This paper presents a Clock-gating technique that reduces power dissipation of the sequential circuits in the system. The Master Clock of a Clock-gating technique is formed by a quaternary variable. It uses the covering relationship between the triggering transition of the clock and the active cycles of various flip-flops to generate a slave clock for each flip-flop in the circuit. At current RTL designs flip-flop is acted by Master clock's triggering but the Slave Clock of Clock-gating technique doesn't occur trigger when external input conditions have not matched with a condition of logic table. We have applied our clocking technique to UART controller of 8bit microprocess

• 한국ITS학회:학술대회논문집
• /
• 2010.05a
• /
• pp.184-187
• /
• 2010

RFID 기술은 각 사물에 전자태그를 부착하고, 사물의 고유 ID를 무선으로 인식하여, 해당 정보를 수집, 저장, 추적함으로써 사물에 대한 측위, 원거리 관리 및 사물 간 정보교환 등의 서비스를 제공하는 기술이다. RFID의 응용 분야의 하나로 전자태그가 부착되어 있는 대상의 위치를 실시간으로 파악하고 확인할 수 있는 RTLS(Real Time Locating Systems) 기술이 새로이 부각되고 있다. 본 논문에서는 AP의 RSSI(Received Signal Strength Indication)를 이용해 데이터의 정확도를 위해 약 30회의 위치 추정을 통한 위치 추정의 정확도를 알아보고 스무딩을 통한 측정 거리의 오차를 확인했다. AP의 RSSI를 통한 위치추정은 AP가 설치된 건물내의 실내환경에서 이루어졌으며, 비교적 정확한 약 3m의 오차를 보였고, 필터링을 통한 교통 추정값은 그보다 약 0.5~1m 향상된 성능을 보였다.

• 한국공간정보시스템학회:학술대회논문집
• /
• 2007.06a
• /
• pp.15-20
• /
• 2007

최근 항만 물류 및 자산 관리 분야에서 실시간 위치 정보를 처리하는 RTLS(Real Time Locating System)시스템이 도입되고 있다. 이러한 시스템에서 RTLS 서버는 태그를 부착한 이동 객체들의 위치 데이터 스트림을 일정 시간 동안 수집하여 애플리케이션으로 전달한다. 이 때 위치 정보는 전파 굴절 현상으로 인해 오차가 발생하며, 이동 객체에 부착된 태그는 수 초 마다 위치 정보를 보고하기 때문에 시스템의 과부하를 초래하게 된다. 본 논문에서는 표준과의 호환성을 고려하고, 요구사항을 반영한 위치 데이터 스트림 처리기를 설계 및 개발하였다. RTLS 시스템의 전파 굴절 현상으로 야기되는 비정상적인 위치 오차를 보정하기 위해 맵 매칭 기법을 도입하여 위치 데이터 스트림의 신뢰성을 제공하며, 위치 변화가 없는 객체의 위치 데이터 스트림을 빠르게 정제하는 정지 상태 제거 필터를 개발하여 질의 처리 시 부하를 줄인다. 또한 각 애플리케이션의 질의 결과에 무의미한 위치 정보를 배제하는 중요 위치 수집기를 개발하여 시스템 성능을 향상시킨다.