• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(1)
• /
• pp.337-340
• /
• 2001

This paper presented a new structure of RSA cryptosystem using modified Montgomery algorithm and CSA(Carry Save Adder) tree. Montgomery algorithm was modified to a radix-4 modified Booth algorithm. By appling radix-4 modified Booth algorithm and CSA tree to modular multiplication, a clock cycle for modular multiplication has been reduced to (n＋3)/2 and carry propagation has been removed from the cell structure of modular multiplier. That is, the connection efficiency of full adders is enhanced.

• 정보보호학회논문지
• /
• 제10권3호
• /
• pp.3-10
• /
• 2000

In this paper we propose a bit-sliced modular multiplication algorithm and a bit-sliced modular multiplier design meeting the increasing crypto-key size for RSA public key cryptosystem. The proposed bit-sliced modular multiplication algorithm was designed by modifying the Montgomery's algorithm. The bit-sliced modular multiplier is easy to expand to process large size operands and can be immediately applied to RSA public key cryptosystem.

• 정보보호학회논문지
• /
• 제26권5호
• /
• pp.1121-1130
• /
• 2016

RSA 암호 시스템은 가장 널리 사용되는 공개키 암호 알고리즘 중 하나이며, RSA 암호 시스템의 안전성은 큰 수의 인수분해의 어려움에 기반을 둔다. 따라서 RSA 암호 시스템의 합성수 n을 인수분해하려는 시도는 계속 진행 중에 있다. General Number Field Sieve는 현재까지 알려진 가장 빠른 인수분해 방법이고, RSA-704를 인수분해 하는데 사용된 소프트웨어인 CADO-NFS도 GNFS를 기반으로 설계되어 있다. 그러나 CADO-NFS는 다항식 선택 과정에서 입력된 변수로부터 항상 최적의 다항식을 선택하지 못하는 문제점이 있다. 본 논문에서는 CADO-NFS의 다항식 선택 단계를 분석하고 중국인의 나머지 정리와 유클리드 거리를 사용하여 다항식을 선택하는 방법을 제안한다. 제안된 방법을 이용하면 기존의 방법보다 좋은 다항식이 매번 선택되며, RSA-1024를 인수분해 하는데 적용할 수 있을 것으로 기대한다.

• 한국전자통신학회논문지
• /
• 제4권3호
• /
• pp.217-223
• /
• 2009

최근, 다양한 네트워크의 발달은 심각한 사회문제를 발생시킨다. 그러므로 네트워크의 보안성을 통제할 수 있는 방법이 요구되어진다. 보안과 관련된 이러한 문제들은 해킹, 크래킹과 같은 비 보안분야에 직면해 있다. 새로운 암호알고리즘의 개발없이 해커나 크래커로부터 안전성을 보장받기 위한 방법은 확장된 키 길이를 통한 비 암호해석법을 유지시키는 것이다. 본 논문에서는 RSA 암호시스템에서 병목현상을 제거하기 위해서 가변길이 곱셈, 캐리 생성 부분을 하나의 어레이 방식을 사용하는 몽고메리 곱셈기 구조를 제안하였다. 그러므로 제안된 몽고메리 곱셈기는 크래킹으로부터 안전성을 제공하게 되며 실시간 처리가 가능해질 것이다.

• 한국통신학회논문지
• /
• 제29권12C호
• /
• pp.1739-1747
• /
• 2004

본 논문에서는 RSA 공개키 암호화 알고리즘을 위한 효율적인 Radix-4 시스톨릭 VLSI 아키텍쳐를 제안하였다. 모듈러 곱셈 알고리즘의 이터레이션 단순화와 효율적인 시스톨릭 매핑으로 제안된 구조는 n-비트 모듈러 멱승 연산을 n$^{2}$ 클럭 싸이클에 수행한다. 각 지수 처리 단계에서 두 개의 모듈러 곱셈, M$_{i}$와 P$_{i}$는 중첩되어 연산되며 따라서 제안된 하드웨어의 이용도(hardware utilization)는 100%이다. 또한 RSA 암호화를 위한 총 모듈러 곱셈의 횟수를 줄이기 위하여 지수를 Radix-4 SD(Signed Digit) 수체계를 이용하여 인코딩하였다. 이로 인하여 지수의 NZ(non-zero) 디지트가 약 20% 감소되어 성능이 향상되었다. 기존의 방법들과 비교하였을 때, 제안된 구조는 비교적 적은 하드웨어를 사용하여 우수한 성능을 보였으며 개선된 Montgomery 알고리즘을 바탕으로 한 제안된 구조는 지역성, 규칙성, 확장성 등으로 VLSI 구현에 적합하다.

• 정보처리학회논문지C
• /
• 제8C권1호
• /
• pp.32-40
• /
• 2001

본 논문에서는 기존의 Montgomery 알고리듬을 개선한 고속 모듈러 곱셈 알고리듬을 제안하고, 이를 기본으로 하여 디지털 서명에 적용 가능한 1024비트 RSA 암호 시스템의 설계 및 구현에 관하여 기술한다. 제안된 방법은 부분합 계산시 단지 1번지의 덧셈 연산이 필요하지만, 기존 Montgomery 알고리듬에서는 2번의 덧셈연산이 요구되므로 기존 방법에 비해 계산 속도가 빠르며, 하드웨어 면적도 매우 감소된다. 제안된 RSA 암호 시스템은 VHDL(VHSIC Hardware Description Language)을 이용하여 모델링하였고, $Synopsys^{TM}$사의 Design Analyzer를 이용하여 논리합성(Altera 10K lib. 이용)을 수행하였다. 또한, FPGA 구현을 위하여 Altera MAX+PLUS II상에서 타이밍 시뮬레이션을 수행하였다. 실험을 통하여 제안된 방법은 계산 속도가 매우 빠르며, 하드웨어 면적도 매우 감소함을 확인하였다.

• 한국통신학회논문지
• /
• 제27권3C호
• /
• pp.256-262
• /
• 2002

본 논문에서는 sign estimation technique (3)을 기초로 한 radix-4 모듈라 곱셈 알고리즘을 제안한다. Sign estimation technique은 carry와 sum의 형태로 표현되는 수에서 부호를 알아내는 것이다. 이 방법은 5비트 carry look-ahead adder로 구현이 가능하다. RSA와 같은 암호화 시스템에서는 모듈라 곱셈이 하드웨어의 성능을 좌우한다. 제안한 알고리즘은 modulus가 n 비트인 경우, 모듈라 곱셈 수행시 일반적인 알고리즘의 약 반 클럭 (n/2+3) 사이클만 필요하다. 그래서 매우 큰수의 modulus 사용하는 RSA 암호시스템에서 모듈라 멱승 연산에 매우 효율적이다. 또한 모듈라 곱셈의 하드웨어 성능을 향상하기 위해, CSA (Carry Save Adder)의 맨 마지막 출력에 사용되는 CPA (Carry Propagation Adder) 대신 고속 덧셈기(7)를 사용하였다. 모듈라 멱승 계산이 n 클럭이 소요되는 RL binary 방법을 적용하여 1024 비트 데이터를 RSA 암호화하는데 n(n/2+3) 클럭 사이클만 소요된다.

• 정보학연구
• /
• 제3권1호
• /
• pp.61-72
• /
• 2000

본 논문에서는 RSA 공개키 암호시스템에서 암호의 안전성을 위하여 증가되는 암호키(key)의 비트 크기에 대응한 내부 연산기 설계를 효율적으로 할 수 있는 bit-slice형 모듈러 곱셈 알고리즘을 제안하였고, 제안된 알고리즘에 따른 모듈러 곱셈기를 FPGA칩을 이용하여 구현함으로써 제안된 알고리즘의 동작을 검증하였다. 제안된 bit-slice형 모듈러 곱셈 알고리즘은 Walter 알고리즘을 수정하여 도출하였으며, 구현된 모듈러 곱셈기는 bit-slice 구조로 되어 암호키(key)의 비트 확장에 대응한 모듈러 곱셈기의 오퍼랜드 비트 확장이 용이하며, 표준 하드웨어 기술언어(VHDL)로 모델링 하여 전용 하드웨어로 설계되는 RSA 공개키 암호 시스템의 구현에 응용될 수 있도록 하였다.

• 한국컴퓨터정보학회논문지
• /
• 제3권2호
• /
• pp.177-182
• /
• 1998

본 논문은 다중 암호시스템에서 공용으로 사용 가능한 순수 마스터 키를 제안한다. 또한 이 연구는 Format 정리와 마스터 키 알고리즘을 사용한 RSA 공개키 암호계에 대한 마스터 키 조건을 제안한다.

• 한국전자통신학회논문지
• /
• 제10권10호
• /
• pp.1093-1100
• /
• 2015

RSA 암호법의 안전성은, 덫 문으로 사용되는 큰 정수 N을 소인수분해하는 일이 매우 어렵다는 사실에 기반을 두고 있기 때문에, RSA 암호법을 이용하여 암호문을 전달할 때와 그 암호문을 공격할 때에는 합성수를 소인수분해하는 방법이 매우 중요한 문제이다. 100자리 이상의 큰 정수 N을 소인수분해하는 지금까지 알려진 가장 빠른 알고리즘은 일반 수체 체(General Number Field Sieve, GNFS) 알고리즘이지만, 현대의 공개키 암호법에서 자주 사용되는 20~25 자리의 수(64.~83 비트)정도의 소인수를 찾아내는 가장 빠른 알고리즘은 Lenstra의 타원곡선법이다. 그러나 Lenstra의 방법은 실행시간의 대부분을 $M{\cdot}P$ mod N을 계산하는 과정에서 소비하게 되었기 때문에, Montgomery와 Koyama는 $M{\cdot}P$ mod N을 고속으로 계산하는 방법을 제안하였다. 본 논문에서는 Montgomery와 Koyama의 방법을 분하여, 최적의 매개변수를 선택하고 곱셈횟수를 줄여서 구축한 효율적인 $M{\cdot}P$ mod N 계산 알고리즘을 제안한다. 분석결과, Montgomery와 Koyama의 알고리즘보다 제안한 알고리즘이 H/W에서의 구현시간을 약 20% 단축하였다.