• 제목/요약/키워드: RF chip inductor

검색결과 44건 처리시간 0.018초

Design of a 2.4GHz 2 stage Low Noise Amplifier for RF Front-End In a 0.35${\mu}{\textrm}{m}$ CMOS Technology

  • Kwon, Kisung;Hwang, Youngseung;Jung, Woong
    • 한국전자파학회:학술대회논문집
    • /
    • 한국전자파학회 2002년도 종합학술발표회 논문집 Vol.12 No.1
    • /
    • pp.11-15
    • /
    • 2002
  • 3 V, 2.46GHz Low Noise Amplifier (LNA) have been designed for standard 0.35$\mu\textrm{m}$ CMOS process with one poly and four metal layers. This design includes on-chip biasing, matching network and multilayer spiral inductors. The single-ended amplifier provides a forward gain of 20.5dB with a noise figure 3.35dB, and an IIP3 of -6dBm while drawing 59mW total Power consumption

  • PDF

Inductive Shunt 피드백을 이용한 고선형성 광대역 저잡음 증폭기 (Highly Linear Wideband LNA Design Using Inductive Shunt Feedback)

  • 정남휘;조춘식
    • 한국전자파학회논문지
    • /
    • 제24권11호
    • /
    • pp.1055-1063
    • /
    • 2013
  • 저 잡음 증폭기는 RF 수신단의 필수적인 요소이며, 다양한 무선시스템에서 사용하기 위하여 넓은 주파수 범위에서 동작하도록 요구된다. 전압 이득, 반사 손실, 잡음 지수, 선형성과 같은 중요한 성능지표들을 신중히 다루어서, 제안하는 LNA의 주요한 성능으로 역할을 하게끔 한다. Buffer 단에서 peaking 인덕터를 사용하며 전체적으로 cascade 구조로써 inductive shunt feedback을 LNA 입력 단에 성공적으로 적용하였다. 광대역 정합 주파수를 얻기 위한 설계식은 상대적으로 간단한 회로구성을 통해 도출된다. 입력 임피던스의 주파수 응답 분석을 위하여 pole과 zero를 광대역 응답을 실현하기 위한 특성으로 기술하였다. 입력 단에 게이트와 드레인 사이의 인덕터는 출력의 3차 고조파를 감소시킴으로 선형성을 크게 향상시킬 수 있다. 제안하는 회로를 $0.18{\mu}m$의 CMOS 공정으로 제작하였고, Pad를 포함한 광대역 LNA의 칩 면적은 $0.202mm^2$이다. 측정 결과는 1.5~13 GHz에서 입력손실은 -7 dB 이하이고, 전압 이득은 8 dB 이상이며, 잡음 지수는 6~9 dB 정도이다. 그리고 IIP3는 8 GHz에서 2.5 dBm이며, 1.8 V 전압에서 14 mA 전류를 소모한다.

GaAs MMIC 상에서 주기적 접지구조를 가지는 미앤더 선로에 관한 연구 (A Study on a Meander line employing Periodic Patterned Ground Structure on GaAs MMIC)

  • 정보라;윤영
    • Journal of Advanced Marine Engineering and Technology
    • /
    • 제34권2호
    • /
    • pp.325-331
    • /
    • 2010
  • 본 논문에서는 주기적 접지구조(PPGS)를 가지는 소형 단파장의 미앤더 선로를 GaAs MMIC(Monolithic Microwave Integrated Circuit) 상에 구현하였다. PPGS구조를 이용한 미앤더 선로는 기존의 미앤더 선로에 존재하던 용량 $C_a$와 함께 추가적인 용량 $C_b$를 가짐으로써 전체적인 용량이 커지게 되어, 단파장 특성을 보여주었다. 기존의 미앤더 선로는 주기적 구조가 아닌데 반해 PPGS 구조의 미앤더 선로는 주기적 구조이므로 $\beta$값이 큰 slow-wave가 존재하며, 이로 인해 종래의 미앤더 선로에 비해 선로 상에서 훨씬 더 큰 위상변화량을 보여준다. 본 논문에서는 상기 미앤더 선로의 특성을 실험적으로 고찰하여 PPGS 구조의 미앤더 선로를 병렬 인덕터로 사용할 경우, 기존 미앤더 선로를 사용할 때 보다 높은 인덕턴스 값을 가지므로 동일한 길이의 기존 선로보다 큰 인덕턴스 값을 가지는 정합 소자로써 사용할 수 있음을 확인하였다.

소형 IF 발룬이 내장된 MMIC 이중 평형 저항성 혼합기 (An MMIC Doubly Balanced Resistive Mixer with a Compact IF Balun)

  • 정진철;염인복;염경환
    • 한국전자파학회논문지
    • /
    • 제19권12호
    • /
    • pp.1350-1359
    • /
    • 2008
  • 본 논문에서는 $0.5{\mu}m$ p-HEMT 공정을 이용한 MMIC 이중 평형 저항성 혼합기를 개발하였다. 본 혼합기에는 LO, RF, IF 등의 3개의 발룬이 포함된다. $8{\sim}20\;GHz$ 범위에서 동작하는 LO와 RF 발룬은 Marchand 발룬으로 구현하였다. 칩 크기를 줄이기 위해 구부려진 다중 결합 선로를 이용하였고, 이로 인해 발생하는 모드 위상 속도 차이를 보상하기 위해 인덕터 선로를 삽입하였다. IF 발룬은 DC 결합 차동 증폭기로 구현하였다. $0.3{\times}0.5\;mm^2$ 크기를 가진 IF 발룬의 측정 결과, DC에서 7 GHz 주파수 범위에서 크기와 위상의 오차가 각각 1 dB와 $5^{\circ}$ 이내의 결과를 보였다. 개발된 $1.7{\times}1.8\;mm^2$ 크기의 이중 평형 저항성 혼합기의 측정 결과, 동작 주파수 범위에서 16dBm LO 입력 전력에 대해 삽입 손실이 $5{\sim}11\;dB$이고, 출력 OIP3가 $10{\sim}15\;dBm$인 결과를 보였다.