• Proceedings of the International Microelectronics And Packaging Society Conference
• /
• 2003.11a
• /
• pp.145-150
• /
• 2003

In the electronic components and devices fabrication, thin film resistors with low TCR(temperature coefficient of resistance) and high precision have been used over 3 GHz microwave in recent years. Ni-Cr alloys thin films resistors is one of the most commonly used resistive materials because it has low TCR and highly stable resistance. In this work, we fabricated thin film resistors using Evanohm alloys target(72Ni-20Cr-3Al-4Mn-Si) of s-type with excellent resistors properties by RF-sputtering. Also we reported best annealing conditions of thin film resistors for microwave to observe microstructure and electronic properties of thin film according to annealing conditions$(200^{\circ}C,\;300^{\circ}C,\;400^{\circ}C,\;500^{\circ}C)$.

• Journal of the Institute of Electronics Engineers of Korea TE
• /
• v.37 no.2
• /
• pp.83-90
• /
• 2000

A simple low-cost and small size 1.88-198 GHz Band RF power amplifier module is developed for IMT2000 repeater. The power amplifier consists of two stage amplifiers that the first stage amplifier is drive amplifier using discrete type P-HEMT (ATF-34143, 800 micron gate width, Agilent Technologies) and the second is power amplifier with 300Bm 1dB gain compression point using GaAs FET(EFA240D-SOT89, 2400 micron gate width, Excelics Semiconductor). this power amplifier module feature a 29.5dBm 1dB gain compression point, 29.5dB gain, 42dBm 3rd order intercept point(OIP3) and -10dB/-l2dB input/output return loss over the 1880-1980 MHz. This PA module is fully integrated using MIC technology into a small size and design by full nonlinear design technologies. The dimensions of this PA module are 42(L) $\times$ 34(W) mm.

• Journal of IKEEE
• /
• v.14 no.1
• /
• pp.33-39
• /
• 2010

In this paper, a 5Gb/s receiver with an adaptive equalizer for serial link interfaces is proposed. For effective gain control, a least-mean-square (LMS) algorithm was implemented with two internal signals of slicers instead of output node of an equalizing filter. The scheme does not affect on a bandwidth of the equalizing filter. It also can be implemented without passive filter and it saves chip area and power consumption since two internal signals of slicers have a similar DC magnitude. The proposed adaptive equalizer can compensate up to 25dB and operate in various environments, which are 15m shield-twisted pair (STP) cable for DisplayPort and FR-4 traces for backplane. This work is implemented in $0.18-{\mu}m$ 1-poly 4-metal CMOS technology and occupies $200{\times}300{\mu}m^2$. Measurement results show only 6mW small power consumption and 2Gbps operating range with fabricated chip. The equalizer is expected to satisfy up to 5Gbps operating range if stable varactor(RF) is supported by foundry process.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.18 no.8
• /
• pp.873-879
• /
• 2007

We have implemented a highly efficient 2.14-GHz class-F amplifier using Freescale 4-W peak envelope power(PEP) RF Si lateral diffusion metal-oxide-semiconductor field effect transistor(LDMOSFET). Because the control of the all harmonic contents is very difficult, we have managed only the $2^{nd}\;and\;3^{rd}$ harmonics to obtain the high efficiency with simple harmonic control circuit. In order to design the harmonic control circuit accurately, we extracted the bonding wire inductance and drain-source capacitance which are dominant parasitic and package effect components of the device. And then, we have fabricated the class-F amplifier. The measured drain and power-added efficiency are 65.1 % and 60,3 %, respectively.

• Journal of the Korean Vacuum Society
• /
• v.6 no.1
• /
• pp.36-43
• /
• 1997

FECAPS(ferroelectric capacitors) have been fabricated by RF magnetron sputtering deposition of 3000$\AA$ PZT thin films on the Pt/Ti/$SiO_2$/Si substrates and post-annealing with the temperature of $550^{\circ}C$~$650^{\circ}C$ for 10 sec~50 sec in a RTA system. The electrical characteristics of the fabricated capacitors showed the highest dielectric constant and remanent polarization[${\varepsilon_r(1kHz)$=690, $2P_r$(-5V~5V sweep)=22$\mu$C/$ \textrm{cm}^2$] in the samples annealed at $650^{\circ}C$ for 30 sec, while the lowest tangent loss and leakage current [$tan\delta(\ge10kHz)\le0.02, \; J_i(5V)=3\mu\textrm{A}/\textrm{cm}^2$]in the samples annealed at $600^{\circ}C$ for 30 sec.

• 한국신재생에너지학회:학술대회논문집
• /
• 2009.11a
• /
• pp.399-399
• /
• 2009

CIS계 화합물 태양전지는 높은 광흡수계수와 열적 안정성 및 Ga 조성 조절을 통한 밴드갭 조절이 용이해 고효율 박막 태양전지로 각광 받고 있다. CIS 태양전지의 광 흡수층 제조 방법으로는 여러 가지 방법이 있지만 본 연구에서는 가장 높은 에너지 변환 효율을 달성한 Co-Evaporation 방법을 사용하기로 하였다. 미국의 NREL의 경우 Co-Evaporation 방법을 사용해 20%의 에너지 변환 효율을 달성한 바가 있다. 하지만 이러한 효율의 태양전지는 실험실에서 연구용으로 제작한 아주 작은 면적으로 태양전지 양산화에 그대로 적용하기는 힘들다. 따라서 CIGS 태양전지의 양산화 적용을 위해 대면적화가 필수적이다. 본 연구에서는 기존의 3 stage 방식을 이용해 광흡수층을 증착하여 최적화 조건을 연구하였다. 또한 기판의 면적 증가에 따라 효율과 Voc, Jsc, F.F가 얼마나 감소하는지 실험하여 보았다. 기판은 soda lime glass를 사용 하였으며 후면 전극으로 약$1{\mu}m$ 두께의 Mo를 DC Supptering 방법을 이용해 증착하였다. 다음으로 약 $2{\mu}m$이상의 광흡수층을 Co-Evaporation 방법을 이용하여 증착 하였으며 buffer층으로는 약 50nm의 CdS층을 CBD방법을 이용하여 제조 하였다. TCO층으로 약 50nm의 i-ZnO와 약 450nm의 Al-ZnO를 RF Sputtering 방법을 이용하여 증착 하였다. 마지막으로 앞면 전극으로 약 $3{\mu}m$의 Al을 Thermal Evaporation 방법으로 증착하였다. 태양전지 소자의 면적은 $0.49cm^2$, $25cm^2$, $100cm^2$로 각각 면적을 달리하며 효율을 비교 분석하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.238-239
• /
• 2011

최근 반도체 산업은 더 높은 성능의 회로 제작을 통해 초고집적화를 추구하고 있다. 이를 위해서 회로 설계의 최소 선폭과 소자 크기는 지속적으로 감소하고 있고 이를 위한 배선 기술들은 플라즈마 공정을 이용한 식각공정에 크게 의존하고 있다. 식각공정에 있어서 반응가스의 조성은 식각 속도와 선택도를 결정하는 중요한 요소이다. 본 연구에서는 CIS QMS (closed ion source quadrupole mass spectrometer)를 이용하여 CF4+Ar를 이용한 실리콘 산화막의 플라즈마 식각 공정 시 생성되는 라디칼과 이온 종들을 측정하였다. Ar 이온이 기판표면과 충돌하여 기판물질간의 결합을 깨놓으면, 반응성 기체 및 라디칼과의 반응성이 커져서 식각 속도를 향상 시키게 된다. 본 실험에서는 2 MHz의 RPS (remote plasma source)를 이용하여 플라즈마를 발생시키고 13.56 MHz의 rf 전력을 기판에 인가하여 식각할 웨이퍼에 바이어스 전압을 유도하였다. CF4/(CF4+Ar)의 가스 혼합비가 커질수록 식각 부산물인 SiF3의 양은 증가 하였으며, CF4 혼합비가 0일 때(Ar 100%) 비하여 1일 때(CF4 100%) SiF3의 QMS 이온 전류는 106배 증가하였다. 이때의 Si와 결합하여 SiF3를 형성하는 F라디칼의 소모는 0.5배로 감소하였다. 또한 RPS power가 800 W일 때 플라즈마에 의해서 CF4는 CF3, CF2, CF로 해리 되며 SiO2 식각 시 라디칼의 직접적인 식각과 Si_F2의 흡착에 관여되는 F라디칼의 양은 CF3 대비 7%로 검출되었고, 식각 부산물인 SiF3는 13%로 측정되었다. Ar의 혼합비를 0 %에서 100%까지 증가시켜 가면서 측정한 결과 F/CF3는 $1.0{\times}105$에서 $2.8{\times}102$로 변화하였다. SiF3/CF3는 1.8에서 6.3으로 증가하여 Ar을 25% 이상 혼합하는 것은 이온 충돌 효과에 의한 식각 속도의 증진 기대와는 반대로 작용하는 것으로 판단된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.55-55
• /
• 2011

질소 등을 GST225 상변화재료에 첨가시켜 비저항을 증가시킴으로서 PCRAM의 동작 전류를 감소시킨 연구가 선행된 바 있다. 본 연구에서는 GST225와 달리 고속 동작 특성을 갖는 것으로 널리 알려진 Ge-doped SbTe (GeST) 상변화 재료에 Carbon을 첨가하여 박막 특성을 연구하여 동작 전류 감소의 가능성을 타진하였다. 실험을 위한 박막 제작을 위해 2 inch size의 GeST 및 C doped GeST (C-GeST) single target을 이용하여 RF magnetron co-sputtering 하였다. 박막은 carbon이 첨가되지 않은 GeST와 carbon 첨가량이 늘어나는 순서로 C-GeST 1, C-GeST 2, C-GeST 3로 구성된다. 이 때 제작한 박막의 composition analysis를 위해 XRF/RBS/AES가 사용되었고 제작된 박막의 기본적인 특성평가를 위해 resistivity(${\rho}$)와 crystallzation temp.(Cx), surface morphology(AFM), x-ray diffraction pattern(XRD)를 측정하였다. 실험결과 GeST, C-GeST 1, C-GeST 2, C-GeST 3 박막의 Cx는 각각 209, 225, 233, $245^{\circ}C$로 측정되어 carbon 첨가량이 증가됨에 따라 결정화 온도가 증가되는 것을 알 수 있었다. 또한 ${\rho}$도 마찬가지로 annealing 온도를 약 $320^{\circ}C$로 할 경우 ${\rho}$(as-dep)와 ${\rho}$(crystalline) 모두 0.03 / $2.61*10^{-6}$, 0.08 / $7.93*10^{-6}$, 0.09 / $11.99*10^{-6}$, 0.13 / $13.49*10^{-6}{\Omega}{\cdot}m$로 증가하였다. 증가된 ${\rho}$의 원인이 박막의 grain size의 감소라고 단언 할 수는 없으나 AFM 측정결과 grain이라고 추측되는 박막 feature들의 size가 점차 감소하는 것을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.324-324
• /
• 2012

투명전도체(Transparent Conducting Oxides: TCOs)는 일반적으로 면저항이 $103{\Omega}/sq$ 이하로 전기가 잘 통하며, 가시광선영역인 380~780 nm에서의 투과율이 80% 이상이고, 3.2eV 이상의 밴드갭을 가지는 재료로써, 전기전도도와 가시광선영역에서 투과성이 높아 전기적, 광학적 재료로 관심을 받아 다년간 연구대상이 되어오고 있다. 현재 가장 널리 사용되고 있는 투명전도체(Transparent Conducting Oxides: TCOs) 소재로는 Indium Tin Oxide (ITO)가 가장 각광받고 있지만, Indium의 가격상승과 박막의 열처리를 통해 저항이 증가하는 단점을 가지고 있어 이를 대체 할 새로운 소재 개발이 필요한 상황이다. 그러므로 투명전도체 소재 개발에 있어서 가장 중요한 연구과제는 Indium Tin Oxide(ITO)의 단점을 개선시키고 안정된 고농도의 In-Zn-Sn-O(ITZO) 박막을 성장시키는 것이다. 본 연구에서는 RF스퍼터링법에 의하여 Si wafer에 In-Zn-Sn-O(IZTO)를 $350{\AA}$ 만큼 증착시키고, 1시간 동안 $300^{\circ}C$, $350^{\circ}C$, $400^{\circ}C$로 각각 열처리 하였다. 박막의 전자적, 광학적 특성은 XPS(X-ray Photoelectron Spectroscopy), REELS(Reflection Electron Energy Loss Spectroscopy)를 이용하여 연구하였다. XPS측정결과, ITZO박막은 In-O, Sn-O and Zn-O의 결합을 가지고 있고, 박막의 열처리를 통해 $400^{\circ}C$에서 Zn2p의 피크가 가장 크게 나타나는 반면 In3d와 Sn3d는 열처리를 했을 때가 Room Temperature에서 보다 피크가 작아지는 것을 확인하였다. 이는 $400^{\circ}C$에서 Zn가 표면에 편석됨을 나타낸다. 그리고 REELS를 이용해 Ep=1500 eV에서의 밴드갭을 얻어보면, 밴드갭은 $3.25{\pm}0.05eV$로 온도에 크게 변화하지 않았다. 또한 QUEELS -Simulation에 의한 광학적 특성 분석 결과, 가시광선영역인 380nm~780nm에서의 투과율이 83%이상으로 투명전자소자로의 응용이 가능하다는 것을 보여주었다.

• Current Photovoltaic Research
• /
• v.6 no.1
• /
• pp.21-26
• /
• 2018

Beside several advantages, the PV power generation as a clean energy source, is still below the supply level due to high power generation cost. Therefore, the interest in fabricating low-cost thin film solar cells is increasing continuously. $Cu_2O$, a low cost photovoltaic material, has a wide direct band gap of ~2.1 eV has along with the high theoretical energy conversion efficiency of about 20%. On the other hand, it has other benefits such as earth-abundance, low cost, non-toxic, high carrier mobility ($100cm^2/Vs$). In spite of these various advantages, the efficiency of $Cu_2O$ based solar cells is still significantly lower than the theoretical limit as reported in several literatures. One of the reasons behind the low efficiency of $Cu_2O$ solar cells can be the formation of CuO layer due to atmospheric surface oxidation of $Cu_2O$ absorber layer. In this work, atomic layer deposition method was used to remove the CuO layer that formed on $Cu_2O$ surface. First, $Cu_2O$ absorber layer was deposited by electrodeposition. On top of it buffer (ZnO) and TCO (AZO) layers were deposited by atomic layer deposition and rf-magnetron sputtering respectively. We fabricated the cells with a change in the deposition temperature of buffer layer ranging between $80^{\circ}C$ to $140^{\circ}C$. Finally, we compared the performance of fabricated solar cells, and studied the influence of buffer layer deposition temperature on $Cu_2O$ based solar cells by J-V and XPS measurements.